专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

TW201517152A 用於使用雷射刻劃及電漿蝕刻之晶圓切割的交替遮蔽及雷射刻劃方法审中-公开
简体标题：用于使用激光刻划及等离子蚀刻之晶圆切割的交替屏蔽及激光刻划方法
公开(公告)号：TW201517152A
公开(公告)日：2015-05-01
申请号：TW103130850
申请日：2014-09-05
申请人：應用材料股份有限公司 , APPLIED MATERIALS, INC.
发明人：雷偉生 , LEI, WEI-SHENG , 庫默亞傑 , KUMAR AJAY , 伊頓貝德 , EATON, BRAD
IPC分类号： H01L21/304
CPC分类号： H01L21/82 , B23K26/0624 , B23K26/364 , B23K26/40 , B23K2203/172 , H01L21/3081 , H01L21/31127 , H01L21/67207 , H01L21/78
摘要：茲描述使用雷射刻劃及電漿蝕刻進行之用於晶圓切割之交替的遮蔽及雷射刻劃方式。在實例中，切割具有複數個積體電路之半導體晶圓的方法包括在半導體晶圓上方形成第一遮罩。以第一雷射刻劃製程圖案化第一遮罩，以提供經圖案化第一遮罩，經圖案化第一遮罩具有第一複數條刻劃線暴露介於積體電路之間的半導體晶圓的區域。在以第一雷射刻劃製程圖案化第一遮罩之後，在經圖案化第一遮罩上方形成第二遮罩。以第二雷射刻劃製程圖案化第二遮罩，以提供經圖案化第二遮罩，經圖案化第二遮罩具有第二複數條刻劃線暴露介於積體電路之間的該半導體晶圓的區域。第二複數條刻劃線與第一複數條刻劃線對齊並重疊。透過第二複數條刻劃線電漿蝕刻半導體晶圓，以單分積體電路。
简体摘要：兹描述使用激光刻划及等离子蚀刻进行之用于晶圆切割之交替的屏蔽及激光刻划方式。在实例中，切割具有复数个集成电路之半导体晶圆的方法包括在半导体晶圆上方形成第一遮罩。以第一激光刻划制程图案化第一遮罩，以提供经图案化第一遮罩，经图案化第一遮罩具有第一复数条刻划线暴露介于集成电路之间的半导体晶圆的区域。在以第一激光刻划制程图案化第一遮罩之后，在经图案化第一遮罩上方形成第二遮罩。以第二激光刻划制程图案化第二遮罩，以提供经图案化第二遮罩，经图案化第二遮罩具有第二复数条刻划线暴露介于集成电路之间的该半导体晶圆的区域。第二复数条刻划线与第一复数条刻划线对齐并重叠。透过第二复数条刻划线等离子蚀刻半导体晶圆，以单分集成电路。

62. 发明专利

TW201442121A 在塊狀半導體晶圓上形成鰭式場效電晶體／三閘極裝置的方法审中-公开
简体标题：在块状半导体晶圆上形成鳍式场效应管／三闸极设备的方法
公开(公告)号：TW201442121A
公开(公告)日：2014-11-01
申请号：TW102145372
申请日：2013-12-10
申请人：意法半導體公司 , STMICROELECTRONICS, INC. , 國際商業機械公司 , INTERNATIONAL BUSINESS MACHINES CORPORATION
发明人：柳青 , LIU, QING , 王俊利 , WANG, JUNLI
IPC分类号： H01L21/336 , H01L21/28
CPC分类号： H01L21/823431 , H01L21/02112 , H01L21/02532 , H01L21/30604 , H01L21/308 , H01L21/82 , H01L27/0886 , H01L29/66545 , H01L29/6681
摘要：本發明說明了一種用於製造具有使鰭與基板絕緣的絕緣層的鰭式場效電晶體(finFET)裝置之方法。該絕緣層可防止沒有該絕緣層時將流經該基板中之塊狀半導體材料之漏電流。可以塊狀半導體基板開始製造該結構，而不需要絕緣層上覆半導體基板。可以磊晶生長法形成鰭結構，因而可改善該等裝置中之鰭高度的一致性。
简体摘要：本发明说明了一种用于制造具有使鳍与基板绝缘的绝缘层的鳍式场效应管(finFET)设备之方法。该绝缘层可防止没有该绝缘层时将流经该基板中之块状半导体材料之漏电流。可以块状半导体基板开始制造该结构，而不需要绝缘层上覆半导体基板。可以磊晶生长法形成鳍结构，因而可改善该等设备中之鳍高度的一致性。

63. 发明专利

TW201426836A 於薄膜框架晶圓應用中利用部分預硬化ＵＶ離型切割膠帶之雷射與電漿蝕刻的晶圓切割审中-公开
简体标题：于薄膜框架晶圆应用中利用部分预硬化ＵＶ离型切割胶带之激光与等离子蚀刻的晶圆切割
公开(公告)号：TW201426836A
公开(公告)日：2014-07-01
申请号：TW102137356
申请日：2013-10-16
申请人：應用材料股份有限公司 , APPLIED MATERIALS, INC.
发明人：喬德亨瑞穆罕默德坎魯札曼 , CHOWDHURY, MOHAMMAD KAMRUZZAMAN , 雷偉生 , LEI, WEI-SHENG , 伊根陶德 , EGAN, TODD , 伊頓貝德 , EATON, BRAD , 亞拉曼奇里麥德哈瓦饒 , YALAMANCHILI, MADHAVA RAO , 庫默亞傑 , KUMAR, AJAY
IPC分类号： H01L21/304
CPC分类号： H01L21/82 , H01L21/67207 , H01L21/6836 , H01L21/78 , H01L2221/68327 , H01L2221/68336 , H01L2221/6834 , H01L2221/68381
摘要：本發明揭示使用UV硬化型黏著薄膜進行雷射與電漿蝕刻晶圓切割的方法和系統。方法包括形成遮罩以覆蓋晶圓上形成的積體電路(IC)。利用UV硬化型黏著薄膜使該半導體晶圓與薄膜框架接合。使該UV硬化型黏著薄膜預硬化以使超出晶圓邊緣的黏著劑周圍部分硬化，以增進露出之黏著劑材料對電漿蝕刻的抗性並減少蝕刻腔室內的碳氫化合物再沈積作用(redeposition)。使用雷射劃線法對該遮罩進行圖案化以提供具有間隙的圖案化遮罩。該圖案露出用於形成積體電路(IC)之多個薄膜層下方的半導體晶圓區域。電漿蝕刻該半導體晶圓以貫穿該圖案化遮罩中的該等間隙而切割該等積體電路(IC)。隨後使該UV硬化型黏著劑的中央部分硬化，並使已切割的IC脫離該薄膜。
简体摘要：本发明揭示使用UV硬化型黏着薄膜进行激光与等离子蚀刻晶圆切割的方法和系统。方法包括形成遮罩以覆盖晶圆上形成的集成电路(IC)。利用UV硬化型黏着薄膜使该半导体晶圆与薄膜框架接合。使该UV硬化型黏着薄膜预硬化以使超出晶圆边缘的黏着剂周围部分硬化，以增进露出之黏着剂材料对等离子蚀刻的抗性并减少蚀刻腔室内的碳氢化合物再沉积作用(redeposition)。使用激光划线法对该遮罩进行图案化以提供具有间隙的图案化遮罩。该图案露出用于形成集成电路(IC)之多个薄膜层下方的半导体晶圆区域。等离子蚀刻该半导体晶圆以贯穿该图案化遮罩中的该等间隙而切割该等集成电路(IC)。随后使该UV硬化型黏着剂的中央部分硬化，并使已切割的IC脱离该薄膜。

64. 发明专利

TW201342549A 帶有貫穿模具第一層級互連體之三維積體電路封裝审中-公开
简体标题：带有贯穿模具第一层级互连体之三维集成电路封装
公开(公告)号：TW201342549A
公开(公告)日：2013-10-16
申请号：TW101145639
申请日：2012-12-05
申请人：英特爾公司 , INTEL CORPORATION
发明人：麥可德班拉 , MALLIK, DEBENDRA , 聖克曼羅伯特L , SANKMAN, ROBERT L.
IPC分类号： H01L23/48 , H01L23/12
CPC分类号： H01L25/0657 , H01L21/56 , H01L21/561 , H01L21/563 , H01L21/565 , H01L21/82 , H01L23/3114 , H01L23/3135 , H01L23/481 , H01L24/05 , H01L24/13 , H01L24/14 , H01L24/16 , H01L24/17 , H01L24/81 , H01L24/92 , H01L24/94 , H01L24/97 , H01L25/18 , H01L25/50 , H01L2224/0401 , H01L2224/04105 , H01L2224/051 , H01L2224/05147 , H01L2224/05541 , H01L2224/05571 , H01L2224/056 , H01L2224/05647 , H01L2224/12105 , H01L2224/13023 , H01L2224/131 , H01L2224/13111 , H01L2224/1403 , H01L2224/141 , H01L2224/16145 , H01L2224/16225 , H01L2224/16227 , H01L2224/16265 , H01L2224/1703 , H01L2224/32145 , H01L2224/32225 , H01L2224/73204 , H01L2224/73253 , H01L2224/81203 , H01L2224/81986 , H01L2224/9202 , H01L2224/94 , H01L2224/97 , H01L2225/06513 , H01L2225/06517 , H01L2225/06568 , H01L2225/06582 , H01L2924/00014 , H01L2924/10252 , H01L2924/10253 , H01L2924/10271 , H01L2924/1032 , H01L2924/12042 , H01L2924/14 , H01L2924/1431 , H01L2924/1433 , H01L2924/14335 , H01L2924/1434 , H01L2924/1436 , H01L2924/1437 , H01L2924/1461 , H01L2924/181 , H01L2924/18161 , H01L2924/19041 , H01L2924/19043 , H01L2924/19103 , H01L2924/19104 , H01L2224/81 , H01L2924/00012 , H01L2924/014 , H01L2924/00 , H01L2224/05552 , H01L2924/01079 , H01L2224/11
摘要：本發明揭露帶有貫穿模具第一層級互連體之三維(3D)積體電路封裝及用以形成該等封裝之方法。例如，一半導體封裝體包括一基材。一底半導體晶粒具有帶有一表面積的一作用側。底半導體晶粒係以遠離該基材的該作用側耦合至該基材。一頂半導體晶粒具有一作用側，該作用側具有比該底半導體晶粒之表面積大之一表面積。該頂半導體晶粒係以靠近該基材的該作用側耦合至該基材。該底半導體晶粒之該作用側係面向且導電地耦合於該頂半導體晶粒之該作用側。該頂半導體晶粒係藉旁通該底半導體晶粒的多個第一層級互連體導電地耦合於該基材。
简体摘要：本发明揭露带有贯穿模具第一层级互连体之三维(3D)集成电路封装及用以形成该等封装之方法。例如，一半导体封装体包括一基材。一底半导体晶粒具有带有一表面积的一作用侧。底半导体晶粒系以远离该基材的该作用侧耦合至该基材。一顶半导体晶粒具有一作用侧，该作用侧具有比该底半导体晶粒之表面积大之一表面积。该顶半导体晶粒系以靠近该基材的该作用侧耦合至该基材。该底半导体晶粒之该作用侧系面向且导电地耦合于该顶半导体晶粒之该作用侧。该顶半导体晶粒系藉旁通该底半导体晶粒的多个第一层级互连体导电地耦合于该基材。

65. 发明专利

TW201322426A 半導體裝置的製造方法及半導體裝置审中-公开
简体标题：半导体设备的制造方法及半导体设备
公开(公告)号：TW201322426A
公开(公告)日：2013-06-01
申请号：TW101138683
申请日：2012-10-19
申请人：瑞薩電子股份有限公司 , RENESAS ELECTRONICS CORPORATION
发明人：石井泰之 , ISHII, YASUSHI , 茶木原啟 , CHAKIHARA, HIRAKU , 齊藤健太郎 , SAITO, KENTARO
IPC分类号： H01L27/092 , H01L21/336
CPC分类号： H01L27/088 , H01L21/28008 , H01L21/82 , H01L21/823425 , H01L21/823814 , H01L21/82385 , H01L21/823857 , H01L21/823864
摘要：本發明的課題是使在同一基板上具有具備彼此不同特性的複數個場效電晶體之半導體裝置的製造成品率提升。其解決手段是藉由組合各向異性的乾式蝕刻及各向同性的溼式蝕刻或各向同性的乾式蝕刻來形成彼此側壁長不同的3種類的側壁(SWL，SWM，SWH)。藉由減少各向異性的乾式蝕刻的次數，在配置密度高的第3nMIS區域及第3pMIS區域中，可防止相鄰的閘極電極(GLn)與閘極電極(GLn)之間、相鄰的閘極電極(GLn)與閘極電極(GLp)之間、及相鄰的閘極電極(GLp)與閘極電極(GLp)之間的半導體基板(1)的削去。
简体摘要：本发明的课题是使在同一基板上具有具备彼此不同特性的复数个场效应管之半导体设备的制造成品率提升。其解决手段是借由组合各向异性的干式蚀刻及各向同性的湿式蚀刻或各向同性的干式蚀刻来形成彼此侧壁长不同的3种类的侧壁(SWL，SWM，SWH)。借由减少各向异性的干式蚀刻的次数，在配置密度高的第3nMIS区域及第3pMIS区域中，可防止相邻的闸极电极(GLn)与闸极电极(GLn)之间、相邻的闸极电极(GLn)与闸极电极(GLp)之间、及相邻的闸极电极(GLp)与闸极电极(GLp)之间的半导体基板(1)的削去。

66. 发明专利

TW201140712A 在引線鍵合的晶片上疊置倒裝晶片的方法 METHOD OF STACKING FLIP-CHIP ON WIRE-BONDED CHIP 审中-公开
简体标题：在引线键合的芯片上叠置倒装芯片的方法 METHOD OF STACKING FLIP-CHIP ON WIRE-BONDED CHIP
公开(公告)号：TW201140712A
公开(公告)日：2011-11-16
申请号：TW100102657
申请日：2011-01-25
申请人：馬維爾國際貿易有限公司
发明人：劉憲明 , 吳亞伯
IPC分类号： H01L
CPC分类号： H01L21/82 , H01L23/495 , H01L24/16 , H01L24/48 , H01L24/73 , H01L24/81 , H01L24/85 , H01L24/92 , H01L25/0657 , H01L25/50 , H01L2224/13021 , H01L2224/13022 , H01L2224/16145 , H01L2224/32145 , H01L2224/32225 , H01L2224/48227 , H01L2224/73203 , H01L2224/73204 , H01L2224/73207 , H01L2224/73265 , H01L2224/81136 , H01L2224/8121 , H01L2224/81815 , H01L2224/85 , H01L2224/92247 , H01L2225/0651 , H01L2225/06513 , H01L2225/06572 , H01L2225/06575 , H01L2924/00014 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01082 , H01L2924/014 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/181 , H01L2924/00012 , H01L2924/00 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要：本公開內容的某些實施方式提供用於疊置晶片的裝置、系統和方法。第一晶片可安裝在基底上，其中第一晶片的有源表面背向基底，並且其中第一晶片包括位於第一晶片的有源表面上的多個凸點焊盤，並且可以從多個凸點焊盤中的第一凸點焊盤向基底鍵合引線。可以在第一晶片的有源表面的至少部分上形成中間層，並且該中間層中的通孔可以延伸至多個凸點焊盤中的第二凸點焊盤。第二晶片可以置於中間層上，其中第二晶片的有源表面朝向基底，並且其中第二晶片包括第三凸點焊盤，該第三凸點焊盤(i)位於第二晶片的有源表面上，並且(ii)與中間層中形成的通孔對準。對應凸點可佈置於(i)位於第一晶片的有源表面上的第二凸點焊盤和(ii)位於第二晶片的有源表面上的第三凸點焊盤中的一個或多個上，並且在通孔之中，其中該對應凸點將第二凸點焊盤與第三凸點焊盤電連接。還描述和要求保護其他實施方式。
简体摘要：本公开内容的某些实施方式提供用于叠置芯片的设备、系统和方法。第一芯片可安装在基底上，其中第一芯片的有源表面背向基底，并且其中第一芯片包括位于第一芯片的有源表面上的多个凸点焊盘，并且可以从多个凸点焊盘中的第一凸点焊盘向基底键合引线。可以在第一芯片的有源表面的至少部分上形成中间层，并且该中间层中的通孔可以延伸至多个凸点焊盘中的第二凸点焊盘。第二芯片可以置于中间层上，其中第二芯片的有源表面朝向基底，并且其中第二芯片包括第三凸点焊盘，该第三凸点焊盘(i)位于第二芯片的有源表面上，并且(ii)与中间层中形成的通孔对准。对应凸点可布置于(i)位于第一芯片的有源表面上的第二凸点焊盘和(ii)位于第二芯片的有源表面上的第三凸点焊盘中的一个或多个上，并且在通孔之中，其中该对应凸点将第二凸点焊盘与第三凸点焊盘电连接。还描述和要求保护其他实施方式。

67. 发明专利

TW201126673A 在堆疊的積體電路中使用斷開的穿矽介層 USING INTERRUPTED THROUGH-SILICON-VIAS IN INTEGRATED CIRCUITS ADAPTED FOR STACKING 失效
简体标题：在堆栈的集成电路中使用断开的穿硅介层 USING INTERRUPTED THROUGH-SILICON-VIAS IN INTEGRATED CIRCUITS ADAPTED FOR STACKING
公开(公告)号：TW201126673A
公开(公告)日：2011-08-01
申请号：TW099128089
申请日：2010-08-23
申请人：莫斯艾得科技有限公司
发明人：吉凌瀚彼得B
IPC分类号： H01L
CPC分类号： H01L25/0657 , G11C5/02 , G11C5/06 , H01L21/02697 , H01L21/82 , H01L23/481 , H01L23/5286 , H01L23/544 , H01L24/03 , H01L24/16 , H01L2223/54433 , H01L2223/5444 , H01L2224/0401 , H01L2224/06181 , H01L2225/06513 , H01L2225/0652 , H01L2225/06527 , H01L2225/06541 , H01L2225/06548 , H01L2225/06562 , H01L2924/01055 , H01L2924/01078 , H01L2924/14 , H03K17/00 , H01L2924/00
摘要：在用於互連積體電路堆疊中的積體電路(IC)中,除了連續穿矽介層(TSVs),還提供斷開的穿矽介層。斷開的穿矽介層提供除了在堆疊的積體電路間常見並行路徑之訊號路徑。如此容許利用穿矽介層實施積體電路識別方案及其他功能,而不需要堆疊中交替積體電路之角旋轉。
简体摘要：在用于互连集成电路堆栈中的集成电路(IC)中,除了连续穿硅介层(TSVs),还提供断开的穿硅介层。断开的穿硅介层提供除了在堆栈的集成电路间常见并行路径之信号路径。如此容许利用穿硅介层实施集成电路识别方案及其他功能,而不需要堆栈中交替集成电路之角旋转。

68. 发明专利

TW200915525A 具有穿透本體之導體通孔的已封裝的積體電路裝置及其製造方法 PACKAGED INTEGRATED CIRCUIT DEVICES WITH THROUGH-BODY CONDUCTIVE VIAS, AND METHODS OF MAKING SAME 审中-公开
简体标题：具有穿透本体之导体通孔的已封装的集成电路设备及其制造方法 PACKAGED INTEGRATED CIRCUIT DEVICES WITH THROUGH-BODY CONDUCTIVE VIAS, AND METHODS OF MAKING SAME
公开(公告)号：TW200915525A
公开(公告)日：2009-04-01
申请号：TW097130125
申请日：2008-08-07
申请人：美光科技公司 MICRON TECHNOLOGY, INC.
发明人：江東必 JIANG, TONGBI , 謝永富 CHIA, YONG POO
IPC分类号： H01L
CPC分类号： H01L25/071 , H01L21/561 , H01L21/568 , H01L21/76877 , H01L21/82 , H01L23/3107 , H01L23/3114 , H01L23/3142 , H01L23/481 , H01L23/5389 , H01L24/19 , H01L24/27 , H01L24/32 , H01L24/83 , H01L24/96 , H01L24/97 , H01L25/105 , H01L25/50 , H01L2221/68359 , H01L2224/04105 , H01L2224/12105 , H01L2224/20 , H01L2224/32145 , H01L2224/83193 , H01L2224/838 , H01L2225/06548 , H01L2225/1035 , H01L2225/1058 , H01L2924/01005 , H01L2924/01006 , H01L2924/01013 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01075 , H01L2924/01078 , H01L2924/01082 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/181 , H01L2924/19041 , H01L2924/19043 , H01L2924/00
摘要：本發明揭示一種裝置,其包括:至少一積體電路晶粒,其至少一部分定位於一囊封材料本體中;及至少一傳導通孔,其延伸穿過該囊封材料本體。
简体摘要：本发明揭示一种设备,其包括:至少一集成电路晶粒,其至少一部分定位于一囊封材料本体中;及至少一传导通孔,其延伸穿过该囊封材料本体。

69. 发明专利

TW200913210A 封裝半導體組件及製造該組件之方法 PACKAGED SEMICONDUCTOR ASSEMBLIES AND METHODS FOR MANUFACTRUING SUCH ASSEMBLIES 审中-公开
简体标题：封装半导体组件及制造该组件之方法 PACKAGED SEMICONDUCTOR ASSEMBLIES AND METHODS FOR MANUFACTRUING SUCH ASSEMBLIES
公开(公告)号：TW200913210A
公开(公告)日：2009-03-16
申请号：TW097125926
申请日：2008-07-09
申请人：美光科技公司 MICRON TECHNOLOGY, INC.
发明人：文傳勇 BOON, SUAN JEUNG , 翁妙君 ENG, MEOW KOON , 謝永富 CHIA, YONG POO
IPC分类号： H01L
CPC分类号： H01L23/5283 , H01L21/4853 , H01L21/76885 , H01L21/82 , H01L23/49811 , H01L23/49816 , H01L23/49827 , H01L23/522 , H01L24/19 , H01L24/45 , H01L24/48 , H01L24/81 , H01L24/82 , H01L24/85 , H01L24/97 , H01L25/03 , H01L25/0657 , H01L25/105 , H01L25/50 , H01L2224/04105 , H01L2224/12105 , H01L2224/32145 , H01L2224/32225 , H01L2224/45015 , H01L2224/45124 , H01L2224/45139 , H01L2224/45144 , H01L2224/45147 , H01L2224/45155 , H01L2224/45169 , H01L2224/4554 , H01L2224/45669 , H01L2224/48095 , H01L2224/48145 , H01L2224/48464 , H01L2224/48599 , H01L2224/48699 , H01L2224/73267 , H01L2224/78 , H01L2224/85 , H01L2224/85205 , H01L2224/85909 , H01L2224/97 , H01L2225/06506 , H01L2225/06524 , H01L2225/06527 , H01L2225/06541 , H01L2225/1023 , H01L2225/1035 , H01L2225/1052 , H01L2225/1058 , H01L2225/1064 , H01L2924/00014 , H01L2924/01014 , H01L2924/01022 , H01L2924/01028 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01074 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/10253 , H01L2924/12042 , H01L2924/14 , H01L2924/15311 , H01L2924/15331 , H01L2924/18162 , H01L2924/19107 , H01L2224/82 , H01L2924/00 , H01L2924/00012 , H01L2224/85399 , H01L2224/05599
摘要：本發明揭示包括互連結構之封裝半導體組件及形成該等互連結構之方法。一封裝半導體組件之一實施例包括一具有一第一接合位點之支撐構件及一由該支撐構件承載之具有一第二接合位點之晶粒。一互連結構連接於該第一接合位點與該第二接合位點之間,且包括一耦接至該第一接合位點及該第二接合位點中之至少一者的配線。該互連結構亦包括一耦接至該第一接合位點與該第二接合位點之間之該配線的第三接合位點。
简体摘要：本发明揭示包括互链接构之封装半导体组件及形成该等互链接构之方法。一封装半导体组件之一实施例包括一具有一第一接合位点之支撑构件及一由该支撑构件承载之具有一第二接合位点之晶粒。一互链接构连接于该第一接合位点与该第二接合位点之间,且包括一耦接至该第一接合位点及该第二接合位点中之至少一者的配线。该互链接构亦包括一耦接至该第一接合位点与该第二接合位点之间之该配线的第三接合位点。

70. 发明专利

TW508805B 主動電路製作後允許選擇儲存密度之記憶體裝置有权
简体标题：主动电路制作后允许选择存储密度之内存设备
公开(公告)号：TW508805B
公开(公告)日：2002-11-01
申请号：TW090128956
申请日：2001-11-22
申请人：三星電子股份有限公司
发明人：金修徹 , 卞賢根 , 李光振 , 李鍾哲 , 趙郁來
IPC分类号： H01L
CPC分类号： H01L27/0207 , H01L21/82 , H01L27/10897
摘要：一種通用晶圓含有由劃線分開的記憶體單元。根據期望的儲存容量形成一個或多個互連的專用層及根據期望的儲存容量利用切割圖案來切割晶圓可以從該通用晶圓上不同數量的記憶體單元產生不同儲存容量的記憶體晶片。利用各個儲存容量形成不同導電圖案的不同的遮罩裝置，或者形成利用熔絲(fuse)相連的結構將其切割以選擇記憶體晶片的儲存容量可形成該專用層。
简体摘要：一种通用晶圆含有由划线分开的内存单元。根据期望的存储容量形成一个或多个互连的专用层及根据期望的存储容量利用切割图案来切割晶圆可以从该通用晶圆上不同数量的内存单元产生不同存储容量的内存芯片。利用各个存储容量形成不同导电图案的不同的遮罩设备，或者形成利用熔丝(fuse)相连的结构将其切割以选择内存芯片的存储容量可形成该专用层。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式