会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 51. 发明专利
    • 載鎖腔及使用該載鎖腔處理基板的方法
    • 载锁腔及使用该载锁腔处理基板的方法
    • TW201408569A
    • 2014-03-01
    • TW102127451
    • 2013-07-31
    • 盛美半導體設備(上海)有限公司ACM RESEARCH (SHANGHAI) INC.
    • 王堅WANG, JIAN何增華HE, ZENGHUA方志友FANG, ZHIYOU賈照偉JIA, ZHAOWEI王暉WANG, HUI
    • B65G49/07
    • 本發明公開了一種載鎖腔,包括:腔室,所述腔室具有第一真空閥門和第二真空閥門;夾盤,所述夾盤具有收容於所述腔室的夾座,所述夾座用於放置基板,所述夾座的外邊緣設有至少兩個凹槽;支撐架,所述支撐架收容於所述腔室並位於所述夾座的上方,所述支撐架具有至少兩個連接部,每個連接部向所述支撐架的軸心方向水平凸伸出數個支撐台,每一支撐台具有一承載部,所述承載部位於所述夾座的凹槽內,各連接部上同一層的承載部與所述夾座平行並能托住一片基板;以及至少一升降機構,用於升高或降低所述支撐架的連接部。本發明載鎖腔結構簡單,能夠處理多片基板,因此提高了工藝效率。本發明還公開了使用該載鎖腔處理基板的方法。
    • 本发明公开了一种载锁腔,包括:腔室,所述腔室具有第一真空阀门和第二真空阀门;夹盘,所述夹盘具有收容于所述腔室的夹座,所述夹座用于放置基板,所述夹座的外边缘设有至少两个凹槽;支撑架,所述支撑架收容于所述腔室并位于所述夹座的上方,所述支撑架具有至少两个连接部,每个连接部向所述支撑架的轴心方向水平凸伸出数个支撑台,每一支撑台具有一承载部,所述承载部位于所述夹座的凹槽内,各连接部上同一层的承载部与所述夹座平行并能托住一片基板;以及至少一直升电梯构,用于升高或降低所述支撑架的连接部。本发明载锁腔结构简单,能够处理多片基板,因此提高了工艺效率。本发明还公开了使用该载锁腔处理基板的方法。
    • 54. 发明专利
    • 電鍍設備及電鍍方法
    • 电镀设备及电镀方法
    • TW202003887A
    • 2020-01-16
    • TW108115766
    • 2019-05-07
    • 大陸商盛美半導體設備(上海)有限公司ACM RESEARCH (SHANGHAI) INC.
    • 賈照偉JIA, ZHAO-WEI王堅WANG, JIAN王暉WANG, HUI楊宏超YANG, HONG-CHAO
    • C23C14/22C23C14/54
    • 本發明提出一種電鍍設備,在晶圓表面進行電鍍,該電鍍設備具有多個電極,多個電極在晶圓表面形成電場,其中在指定區域形成獨立電場,獨立電場的強度為獨立控制,當晶圓缺口處於指定區域時,晶圓缺口在指定區域內接收到的總電量降低。本發明還提出一種電鍍方法,使用具有多個電極的電鍍設備在晶圓表面進行電鍍,控制多個電極在晶圓表面形成電場,其中在指定區域形成獨立電場,獨立電場的強度為獨立控制,當晶圓缺口處於所述指定區域時,晶圓缺口在指定區域內接收到的總電量降低。該電鍍設備和電鍍方法,通過直接控制電場強弱的方式來控制晶圓缺口區域的電鍍高度,與單純依靠改變晶圓轉速的傳統方法相比,該控制更加準確可靠,且電鍍效率更高。
    • 本发明提出一种电镀设备,在晶圆表面进行电镀,该电镀设备具有多个电极,多个电极在晶圆表面形成电场,其中在指定区域形成独立电场,独立电场的强度为独立控制,当晶圆缺口处于指定区域时,晶圆缺口在指定区域内接收到的总电量降低。本发明还提出一种电镀方法,使用具有多个电极的电镀设备在晶圆表面进行电镀,控制多个电极在晶圆表面形成电场,其中在指定区域形成独立电场,独立电场的强度为独立控制,当晶圆缺口处于所述指定区域时,晶圆缺口在指定区域内接收到的总电量降低。该电镀设备和电镀方法,通过直接控制电场强弱的方式来控制晶圆缺口区域的电镀高度,与单纯依靠改变晶圆转速的传统方法相比,该控制更加准确可靠,且电镀效率更高。
    • 55. 发明专利
    • 加工互連結構使阻擋層側壁凹進最小化的方法
    • 加工互链接构使阻挡层侧壁凹进最小化的方法
    • TW201824335A
    • 2018-07-01
    • TW105133106
    • 2016-10-13
    • 盛美半導體設備(上海)有限公司ACM RESEARCH (SHANGHAI) INC.
    • 賈照偉JIA, ZHAO-WEI王堅WANG, JIAN王暉WANG, HUI
    • H01L21/02H01L21/302H01L21/306H01L21/321
    • 本發明揭示了一種加工互連結構使阻擋層側壁凹進最小化的方法,該方法包括以下步驟:步驟1,去除金屬層以在凹進區域內產生相同的凹陷值使位於凹進區域內的金屬層的頂面與硬掩膜層的底面對齊;步驟2,引入鹵素-貴族元素化合物氣體,採用氣相化學反應工藝去除位於頂面的第一阻擋層和至少一部分的位於側壁上的第二阻擋層,使側壁上的第二阻擋層的頂面與硬掩膜層的底面對齊;步驟3,引入氧化性氣體使位於側壁上的第二阻擋層的頂面產生阻擋層表面氧化,同時凹進區域內的金屬層的頂面產生金屬表面氧化;步驟4,引入鹵素-貴族元素化合物氣體,採用氣相化學反應工藝去除硬掩膜層;步驟5,還原或去除金屬表面氧化。
    • 本发明揭示了一种加工互链接构使阻挡层侧壁凹进最小化的方法,该方法包括以下步骤:步骤1,去除金属层以在凹进区域内产生相同的凹陷值使位于凹进区域内的金属层的顶面与硬掩膜层的底面对齐;步骤2,引入卤素-贵族元素化合物气体,采用气相化学反应工艺去除位于顶面的第一阻挡层和至少一部分的位于侧壁上的第二阻挡层,使侧壁上的第二阻挡层的顶面与硬掩膜层的底面对齐;步骤3,引入氧化性气体使位于侧壁上的第二阻挡层的顶面产生阻挡层表面氧化,同时凹进区域内的金属层的顶面产生金属表面氧化;步骤4,引入卤素-贵族元素化合物气体,采用气相化学反应工艺去除硬掩膜层;步骤5,还原或去除金属表面氧化。
    • 58. 发明专利
    • 清潔半導體襯底的方法和裝置
    • 清洁半导体衬底的方法和设备
    • TW201801210A
    • 2018-01-01
    • TW105119588
    • 2016-06-22
    • 盛美半導體設備(上海)有限公司ACM RESEARCH (SHANGHAI) INC.
    • 王俊WANG, JUN王暉WANG, HUI陳福發CHEN, FU-FA陳福平CHEN, FU-PING王堅WANG, JIAN王希WANG, XI張曉燕ZHANG, XIAO-YAN金一諾JIN, YI-NUO賈照偉JIA, ZHAO-WEI謝良智XIE, LIANG-ZHI李學軍LI, XUE-JUN
    • H01L21/66H01L21/02
    • 一種使用超聲波或兆聲波裝置清洗半導體襯底且不損傷半導體襯底上的圖案化結構的方法,包括:將液體噴射到半導體襯底和超聲波或兆聲波裝置之間的間隙中;設置超聲波或兆聲波電源的頻率為f1,功率為P1以驅動超聲波或兆聲波裝置;在液體中的氣穴振盪損傷半導體襯底上的圖案化結構之前,設置超聲波或兆聲波電源的輸出為零;待氣泡內的溫度下降到設定溫度後,再次設置超聲波或兆聲波電源的頻率為f1,功率為P1;分別檢測頻率為f1,功率為P1時的通電時間和斷電時間或者檢測超聲波或兆聲波電源每個輸出波形的振幅;將檢測到的通電時間和預設時間T1進行比較,或者將檢測到的斷電時間和預設時間T2進行比較,或者將檢測到的每個波形的振幅和預設值進行比較;如果檢測到的通電時間比預設時間T1長,或者檢測到的斷電時間比預設時間T2短,或者檢測到的任一波形的振幅比預設值大,則關閉超聲波或兆聲波電源並發出報警信號。
    • 一种使用超声波或兆声波设备清洗半导体衬底且不损伤半导体衬底上的图案化结构的方法,包括:将液体喷射到半导体衬底和超声波或兆声波设备之间的间隙中;设置超声波或兆声波电源的频率为f1,功率为P1以驱动超声波或兆声波设备;在液体中的气穴振荡损伤半导体衬底上的图案化结构之前,设置超声波或兆声波电源的输出为零;待气泡内的温度下降到设置温度后,再次设置超声波或兆声波电源的频率为f1,功率为P1;分别检测频率为f1,功率为P1时的通电时间和断电时间或者检测超声波或兆声波电源每个输出波形的振幅;将检测到的通电时间和默认时间T1进行比较,或者将检测到的断电时间和默认时间T2进行比较,或者将检测到的每个波形的振幅和默认值进行比较;如果检测到的通电时间比默认时间T1长,或者检测到的断电时间比默认时间T2短,或者检测到的任一波形的振幅比默认值大,则关闭超声波或兆声波电源并发出报警信号。
    • 59. 发明专利
    • 阻擋層的去除方法和半導體結構的形成方法
    • 阻挡层的去除方法和半导体结构的形成方法
    • TW201737330A
    • 2017-10-16
    • TW105111506
    • 2016-04-13
    • 盛美半導體設備(上海)有限公司ACM RESEARCH (SHANGHAI) INC.
    • 賈照偉ZHAO-WEI JIA肖東風DONG-FENG XIAO王堅JIAN WANG王暉HUI WANG
    • H01L21/302
    • 本發明揭示了一種阻擋層的去除方法,該阻擋層包括至少一層釕或鈷,該阻擋層的去除方法包括:採用熱流蝕刻方法去除形成在半導體結構的非凹進區域上包括釕或鈷層的阻擋層。本發明還進一步揭示了一種半導體結構的形成方法,包括:提供一半導體結構,該半導體結構包括介質層、形成在介質層上的硬掩膜層、形成在硬掩膜層和介質層上的凹進區、形成在硬掩膜層以及凹進區的側壁和底部上且包括釕或鈷層的阻擋層、形成在阻擋層上並填滿凹進區的金屬層;去除非凹進區域上的金屬層和凹進區內的部分金屬,並在凹進區內留下一定量的金屬;採用熱流蝕刻方法去除非凹進區域上且包括釕或鈷層的阻擋層和硬掩膜層。
    • 本发明揭示了一种阻挡层的去除方法,该阻挡层包括至少一层钌或钴,该阻挡层的去除方法包括:采用热流蚀刻方法去除形成在半导体结构的非凹进区域上包括钌或钴层的阻挡层。本发明还进一步揭示了一种半导体结构的形成方法,包括:提供一半导体结构,该半导体结构包括介质层、形成在介质层上的硬掩膜层、形成在硬掩膜层和介质层上的凹进区、形成在硬掩膜层以及凹进区的侧壁和底部上且包括钌或钴层的阻挡层、形成在阻挡层上并填满凹进区的金属层;去除非凹进区域上的金属层和凹进区内的部分金属,并在凹进区内留下一定量的金属;采用热流蚀刻方法去除非凹进区域上且包括钌或钴层的阻挡层和硬掩膜层。