专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明专利

TW201519247A 用於靜態隨機存取記憶體之負偏壓熱不穩定性應力測試审中-公开
简体标题：用于静态随机存取内存之负偏压热不稳定性应力测试
公开(公告)号：TW201519247A
公开(公告)日：2015-05-16
申请号：TW103129268
申请日：2014-08-26
申请人：賽諾西斯公司 , SYNOPSYS, INC.
发明人：卡瓦傑密爾 , KAWA, JAMIL , 葉宗寬亨利 , YEH, TZONG-KWANG HENRY , 桑信佑克里斯汀 , SUN, SHIH-YAO CHRISTINE , 梁雷蒙塔何 , LEUNG, RAYMOND TAK-HOI
IPC分类号： G11C29/50 , G11C29/54
CPC分类号： G11C29/06 , G11C11/41 , G11C2029/5002
摘要：在一實施例中，藉由首先將「1」寫入一靜態隨機存取記憶體(SRAM)陣列之每個位元中且接著使用由一鏡射位元線電流驅動之一環形振盪器來評估該陣列之相關參數而對該陣列之一部分施予應力，該環形振盪器不在SRAM之位元線上。接著，在將「0」寫入該陣列之每個位元中之後對該陣列之另一部分施予應力。接著，重複該評估程序。
简体摘要：在一实施例中，借由首先将“1”写入一静态随机存取内存(SRAM)数组之每个比特中且接着使用由一镜射比特线电流驱动之一环形振荡器来评估该数组之相关参数而对该数组之一部分施予应力，该环形振荡器不在SRAM之比特在线。接着，在将“0”写入该数组之每个比特中之后对该数组之另一部分施予应力。接着，重复该评估进程。

22. 发明专利

TW201333964A 儲存裝置韌體及製造軟體审中-公开
简体标题：存储设备固件及制造软件
公开(公告)号：TW201333964A
公开(公告)日：2013-08-16
申请号：TW101142519
申请日：2012-11-14
申请人： LSI公司 , LSI CORPORATION
发明人：史裘卡爾大衛 , SCHUH, KARL DAVID , 寇卡爾環姚 , KO, KARL HUAN-YAO , 威傑雅羅南亞洛瑟士C 愛旭利 , WIJEYERATNAM, ALOYSIUS C. ASHLEY , 賈氏奇史提芬 , GASKILL, STEVEN , 歐姆拉賽得 , OMURA, THAD , 普利蘇密特 , PURI, SUMIT , 華納傑瑞米伊薩克那薩尼爾 , WERNER, JEREMY ISAAC NATHANIEL
IPC分类号： G11C29/08 , G11C29/38
CPC分类号： G11C29/08 , G06F9/44 , G11C16/00 , G11C29/06 , G11C29/16 , G11C29/26 , G11C29/44 , G11C2029/0407
摘要：儲存裝置韌體(FW)及製造軟體技術包含對FW影像之存取及一製造軟體工具之傳遞。該製造軟體工具使得能夠將該等FW影像下載至一I/O裝置中且控制對該I/O裝置之一製造測試，該I/O裝置係提供一儲存能力之一儲存裝置。該等所下載之FW影像之執行使得該I/O裝置之一I/O控制器能夠經由與一或多個選定類型之快閃記憶體裝置一起操作而提供該儲存能力。該等選定類型選自該I/O控制器能夠藉由執行該等FW影像中之適當者而與其一起操作之複數個快閃記憶體類型。視情況，該製造測試包含測試該I/O裝置之該儲存能力。該等技術進一步包含一SSD製造自我測試能力。
简体摘要：存储设备固件(FW)及制造软件技术包含对FW影像之存取及一制造软件工具之传递。该制造软件工具使得能够将该等FW影像下载至一I/O设备中且控制对该I/O设备之一制造测试，该I/O设备系提供一存储能力之一存储设备。该等所下载之FW影像之运行使得该I/O设备之一I/O控制器能够经由与一或多个选定类型之闪存设备一起操作而提供该存储能力。该等选定类型选自该I/O控制器能够借由运行该等FW影像中之适当者而与其一起操作之复数个闪存类型。视情况，该制造测试包含测试该I/O设备之该存储能力。该等技术进一步包含一SSD制造自我测试能力。

23. 发明专利

TW200846683A 監視預燒測試裝置及監視預燒測試方法以及溫度測試裝置及其溫度調整方法 MONITORING BURN-IN TEST APPARATUS AND METHOD AND HEATING TEST APPARATUS AND METHOD OF CONTROLLING TEMPERATURE THEREFOR 审中-公开
简体标题：监视预烧测试设备及监视预烧测试方法以及温度测试设备及其温度调整方法 MONITORING BURN-IN TEST APPARATUS AND METHOD AND HEATING TEST APPARATUS AND METHOD OF CONTROLLING TEMPERATURE THEREFOR
公开(公告)号：TW200846683A
公开(公告)日：2008-12-01
申请号：TW097103959
申请日：2008-02-01
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：前崎義博 MAESAKI, YOSHIHIRO , 使河原寬 TESHIGAWARA, HIROSHI , 小平幸彥 KODAIRA, YUKIHIKO , 關口尚枝 SEKIGUCHI, NAOE
IPC分类号： G01R , H05B
CPC分类号： G11C29/08 , G01R31/287 , G01R31/2875 , G01R31/319 , G11C29/06 , G11C29/56 , G11C29/56016
摘要：在監視預燒試驗裝置中,對需更新處理之複數元件一併寫入資料。在寫入後之元件執行更新處理。保持資料。執行讀取處理時,在讀取處理對象之元件中止更新處理。從所中止之元件讀取資料。如此進行,由於僅讀取處理之對象之元件中止更新處理,故在讀取處理對象以外之元件可繼續更新處理。而確實地保持資料。資料之寫入處理1次即可完成。因而,監視預燒測試可有效率地執行。
简体摘要：在监视预烧试验设备中,对需更新处理之复数组件一并写入数据。在写入后之组件运行更新处理。保持数据。运行读取处理时,在读取处理对象之组件中止更新处理。从所中止之组件读取数据。如此进行,由于仅读取处理之对象之组件中止更新处理,故在读取处理对象以外之组件可继续更新处理。而确实地保持数据。数据之写入处理1次即可完成。因而,监视预烧测试可有效率地运行。

24. 发明专利

TW200701244A 半導體記憶體及半導體記憶體老化測試方法 SEMICONDUCTOR MEMORY AND BURN-IN TEST METHOD OF SEMICONDUCTOR MEMORY 审中-公开
简体标题：半导体内存及半导体内存老化测试方法 SEMICONDUCTOR MEMORY AND BURN-IN TEST METHOD OF SEMICONDUCTOR MEMORY
公开(公告)号：TW200701244A
公开(公告)日：2007-01-01
申请号：TW094137478
申请日：2005-10-26
申请人：富士通股份有限公司 FUJITSU LIMITED
发明人：藤岡伸也 FUJIOKA, SHINYA , 奧山好明 OKUYAMA, YOSHIAKI , 高田泰寬 TAKADA, YASUHIRO , 渡邊達啓 WATANABE, TATSUHIRO , 小玉修巳 KODAMA, NOBUMI
IPC分类号： G11C
CPC分类号： G11C29/06 , G11C29/10 , G11C2029/0405 , G11C2029/1204 , G11C2029/3602
摘要：讓多種電壓於各步驟中被施加相同時間長度之第一至第六步驟的一老化測試電壓,被施用於具交替配置的位元線對之一半導體記憶體,其中有的位元線對具有讓位元線相互交叉之絞形結構、以及有的位元線對具有讓位元線相互平行之非絞形結構。因為應力被施加於所有位元線之時間長度可設定為相等,應力被施加於位元線間之時間長度上即沒有偏差出現。記憶體晶胞特性可避免受老化測試而過度惡化。又,第一至第六步驟中不被施加應力之位元線數量可減為最小。因此,有被施加應力之位元線的比例可增加,而縮減了老化測試時間。因此,測試成本可獲降低。
简体摘要：让多种电压于各步骤中被施加相同时间长度之第一至第六步骤的一老化测试电压,被施用于具交替配置的比特线对之一半导体内存,其中有的比特线对具有让比特线相互交叉之绞形结构、以及有的比特线对具有让比特线相互平行之非绞形结构。因为应力被施加于所有比特线之时间长度可设置为相等,应力被施加于比特线间之时间长度上即没有偏差出现。内存晶胞特性可避免受老化测试而过度恶化。又,第一至第六步骤中不被施加应力之比特线数量可减为最小。因此,有被施加应力之比特线的比例可增加,而缩减了老化测试时间。因此,测试成本可获降低。

25. 发明专利

TW200513655A 自我加熱老化測試技術 SELF-HEATING BURN-IN 审中-公开
简体标题：自我加热老化测试技术 SELF-HEATING BURN-IN
公开(公告)号：TW200513655A
公开(公告)日：2005-04-16
申请号：TW093124183
申请日：2004-08-12
申请人：英特爾公司 INTEL CORPORATION
发明人：諾里斯傑夫 NORRIS, JEFF , 斯維利亞理查 SILVERIA, RICHARD
IPC分类号： G01R , G11C , H01L
CPC分类号： G01R31/2875 , G01R31/2868 , G11C11/16 , G11C29/06
摘要：一種用以自我加熱老化測試之方法和裝置被揭示。於一實施例中，一組半導體裝置包含多數個閘、一組多工器以及一組熱感知電路，該多工器用以自多數個時脈信號中選擇一組時脈信號以反應於該被選擇之時脈信號，而轉變該等多數個閘以內部地產生用於老化測試之熱能，並且該熱感知電路用以監視一內部溫度。
简体摘要：一种用以自我加热老化测试之方法和设备被揭示。于一实施例中，一组半导体设备包含多数个闸、一组多任务器以及一组热感知电路，该多任务器用以自多数个时脉信号中选择一组时脉信号以反应于该被选择之时脉信号，而转变该等多数个闸以内部地产生用于老化测试之热能，并且该热感知电路用以监视一内部温度。

26. 发明专利

TW364113B 用以控制記憶體積體電路之冗餘記憶體晶胞的電路及其控制方法失效
简体标题：用以控制内存集成电路之冗余内存晶胞的电路及其控制方法
公开(公告)号：TW364113B
公开(公告)日：1999-07-11
申请号：TW086118205
申请日：1997-12-03
申请人：三星電子股份有限公司
发明人：李載雄 , 柳濟煥
IPC分类号： G11C
CPC分类号： G11C29/24 , G11C29/06 , G11C29/785 , G11C29/802
摘要：一種用於控制記憶體積體電路之冗餘記憶體晶胞的電路及其控制方法被提供。該電路包括一解碼器、一預充電致能單元、一冗餘控制器、一冗餘致能訊號產生器、及一冗餘記憶體晶胞陣列。該解碼器響應於一行位址訊號。該預充電致能單元被連接至該解碼器，並且響應於一預充電致能訊號俾可將該解碼器之輸出預先充電。該冗餘控制器接收在一應力試驗中被激活的該應力訊號和該等行位址訊號，並且響應於該行位址訊號和該應力訊號來產生一冗餘控制訊號，該冗餘控制訊號具有不同的致能延遲路徑來控制訊號邊界。該冗餘致能訊號產生器被連接至該冗餘控制器和該解碼器，並且響應於該冗餘控制訊號和該解碼器的輸出訊號來產生一冗餘致能訊號。該冗餘記憶體晶胞陣列被連接至該冗餘致能訊號產生器，並且響應於該冗餘致能訊號。在該應力試驗中，該致能部份的輸出端被放電，而然後該冗餘控制訊號變成被作動。
简体摘要：一种用于控制内存集成电路之冗余内存晶胞的电路及其控制方法被提供。该电路包括一译码器、一预充电致能单元、一冗余控制器、一冗余致能信号产生器、及一冗余内存晶胞数组。该译码器响应于一行位址信号。该预充电致能单元被连接至该译码器，并且响应于一预充电致能信号俾可将该译码器之输出预先充电。该冗余控制器接收在一应力试验中被激活的该应力信号和该等行位址信号，并且响应于该行位址信号和该应力信号来产生一冗余控制信号，该冗余控制信号具有不同的致能延迟路径来控制信号边界。该冗余致能信号产生器被连接至该冗余控制器和该译码器，并且响应于该冗余控制信号和该译码器的输出信号来产生一冗余致能信号。该冗余内存晶胞数组被连接至该冗余致能信号产生器，并且响应于该冗余致能信号。在该应力试验中，该致能部份的输出端被放电，而然后该冗余控制信号变成被作动。

27. 发明专利

TW201732805A 能夠快速寫入資料的記憶體電路审中-公开
简体标题：能够快速写入数据的内存电路
公开(公告)号：TW201732805A
公开(公告)日：2017-09-16
申请号：TW105137967
申请日：2016-11-18
申请人：鈺創科技股份有限公司 , ETRON TECHNOLOGY, INC.
发明人：夏濬 , SHIAH, CHUN , 宋玉惠 , SUNG, YU-HUI
IPC分类号： G11C11/408 , G11C11/4091 , G11C11/4096
CPC分类号： G11C11/4091 , G06F3/061 , G06F3/0644 , G06F3/065 , G06F3/0659 , G06F3/0673 , G06F12/0893 , G11C11/4076 , G11C11/4085 , G11C11/4087 , G11C11/4096 , G11C16/06 , G11C29/06 , G11C29/34 , G11C2207/2236
摘要：能夠快速寫入資料的記憶體電路包含複數個記憶區塊，且該複數個記憶區塊中的每一記憶區塊包含複數個記憶區段。該複數個記憶區段中的每一記憶區段對應複數組位元線，且該複數組位元線中的每一組位元線對應一預充電線。當一預定信號致能時，一電位通過該預充電線和該每一組位元線寫入該每一記憶區段內對應該每一組位元線的記憶單元。
简体摘要：能够快速写入数据的内存电路包含复数个记忆区块，且该复数个记忆区块中的每一记忆区块包含复数个记忆区段。该复数个记忆区段中的每一记忆区段对应复数组比特线，且该复数组比特线中的每一组比特线对应一预充电线。当一预定信号致能时，一电位通过该预充电线和该每一组比特线写入该每一记忆区段内对应该每一组比特线的记忆单元。

28. 发明专利

TW201719646A 能夠快速寫入/讀取資料的記憶體電路审中-公开
简体标题：能够快速写入/读取数据的内存电路
公开(公告)号：TW201719646A
公开(公告)日：2017-06-01
申请号：TW105138117
申请日：2016-11-21
申请人：鈺創科技股份有限公司 , ETRON TECHNOLOGY, INC.
发明人：夏濬 , SHIAH, CHUN , 張正男 , CHANG, CHENG-NAN , 宋玉惠 , SUNG, YU-HUI
IPC分类号： G11C7/22 , G11C7/06 , G11C7/10
CPC分类号： G11C11/4091 , G06F3/061 , G06F3/0644 , G06F3/065 , G06F3/0659 , G06F3/0673 , G06F12/0893 , G11C11/4076 , G11C11/4085 , G11C11/4087 , G11C11/4096 , G11C16/06 , G11C29/06 , G11C29/34 , G11C2207/2236
摘要：記憶體電路包含複數個記憶區塊和一控制器，該複數個記憶區塊中的每一記憶區塊包含複數個記憶區段，且該複數個記憶區段中的每一記憶區段包含複數條位元線和複數條字元線。當該控制器致能對應一記憶區段的一字元線的激活指令後，對應該字元線的字元開關開啟且資料依序寫入該記憶區段內耦接於該記憶區段的複數條位元線且對應該字元線的記憶單元；在該資料依序寫入該些記憶單元後且當該控制器致能至少一複製列寫入指令時，該資料被同時寫入與該記憶區段的複數條位元線共用複數個感測放大器且對應至少一其他字元線的記憶單元。
简体摘要：内存电路包含复数个记忆区块和一控制器，该复数个记忆区块中的每一记忆区块包含复数个记忆区段，且该复数个记忆区段中的每一记忆区段包含复数条比特线和复数条字符线。当该控制器致能对应一记忆区段的一字符线的激活指令后，对应该字符线的字符开关打开且数据依序写入该记忆区段内耦接于该记忆区段的复数条比特线且对应该字符线的记忆单元；在该数据依序写入该些记忆单元后且当该控制器致能至少一复制列写入指令时，该数据被同时写入与该记忆区段的复数条比特线共享复数个传感放大器且对应至少一其他字符线的记忆单元。

29. 发明专利

TWI525631B 儲存裝置及其操作方法有权
简体标题：存储设备及其操作方法
公开(公告)号：TWI525631B
公开(公告)日：2016-03-11
申请号：TW101142519
申请日：2012-11-14
申请人： LSI公司 , LSI CORPORATION
发明人：史裘卡爾大衛 , SCHUH, KARL DAVID , 寇卡爾環姚 , KO, KARL HUAN-YAO , 威傑雅羅南亞洛瑟士C 愛旭利 , WIJEYERATNAM, ALOYSIUS C. ASHLEY , 賈氏奇史提芬 , GASKILL, STEVEN , 歐姆拉賽得 , OMURA, THAD , 普利蘇密特 , PURI, SUMIT , 華納傑瑞米伊薩克那薩尼爾 , WERNER, JEREMY ISAAC NATHANIEL
IPC分类号： G11C29/08 , G11C29/38
CPC分类号： G11C29/08 , G06F9/44 , G11C16/00 , G11C29/06 , G11C29/16 , G11C29/26 , G11C29/44 , G11C2029/0407

30. 发明专利

TWI515744B 具有浮動閘極之非依電性記憶體胞元之資料保留性測試方法有权
简体标题：具有浮动闸极之非依电性内存胞元之数据保留性测试方法
公开(公告)号：TWI515744B
公开(公告)日：2016-01-01
申请号：TW101140508
申请日：2012-11-01
申请人：超捷公司 , SILICON STORAGE TECHNOLOGY, INC.
发明人：馬克夫維多 , MARKOV, VIKTOR , 俞鐘元 , YOO, JONG-WON , 班薩爾沙蒂希 , BANSAL, SATISH , 柯多夫亞歷山大 , KOTOV, ALEXANDER
IPC分类号： G11C29/50 , G11C29/00
CPC分类号： G11C29/50 , G11C16/00 , G11C16/349 , G11C29/06 , G11C29/50004 , G11C29/50016

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式