专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020150074627A 패키지 기판 및 그 제조 방법 审中-实审
标题翻译：封装基板及其制造方法
公开(公告)号：KR1020150074627A
公开(公告)日：2015-07-02
申请号：KR1020130162584
申请日：2013-12-24
申请人： 삼성전기주식회사
发明人： 황준오 , 강명삼 , 이영관 , 국승엽 , 이승은 , 임세랑
IPC分类号： H05K3/34 , H05K3/06
CPC分类号： H05K3/108 , H01L21/4853 , H01L23/49811 , H01L24/48 , H01L2224/48227 , H01L2224/85439 , H01L2924/00014 , H05K3/007 , H05K3/243 , H05K2201/09909 , H05K2203/0156 , H05K2203/0384 , H01L2224/45099
摘要： 패키지기판및 그제조방법이개시된다. 본발명의일 측면에따른패키지기판의제조방법은제1 포토레지스트에본딩패드의형상에대응되는제1 개방홀을형성하는단계, 제1 포토레지스트에제2 포토레지스트를적층하고, 제2 포토레지스트에솔더링패드, 회로패턴층및 본딩패드의형상에대응되는제2 개방홀을형성하는단계및 제1 개방홀및 제2 개방홀에일정높이까지패턴도금층을형성하는단계를포함한다.
摘要翻译：公开了一种封装基板及其制造方法。根据本发明的实施例的封装基板的制造方法包括：在第一光致抗蚀剂中形成与焊盘的形状对应的第一开孔的工序; 在所述第一光致抗蚀剂上堆叠第二光致抗蚀剂并形成与所述第二光致抗蚀剂中的焊盘，电路图案层和所述接合焊盘的形状对应的第二开孔; 以及在第一开孔和第二开孔中形成直至一定高度的图案镀层的步骤。

2. 发明公开

KR1020110024055A 미세회로 형성을 위한 임베디드용 동박 有权
标题翻译：嵌入式铜箔用于精细图案
公开(公告)号：KR1020110024055A
公开(公告)日：2011-03-09
申请号：KR1020090081909
申请日：2009-09-01
申请人： 일진머티리얼즈 주식회사
发明人： 류종호 , 양창열
IPC分类号： H05K3/42 , H05K3/18
CPC分类号： H05K3/205 , H05K2201/09036 , H05K2203/0369 , H05K2203/0376 , H05K2203/0384
摘要： PURPOSE: An embedded copper foil for forming a fine circuit is provided to use a copper foil including a seed layer with lower surface illuminance, thereby preventing short circuit or a circuit width decrease when a fine pattern is formed. CONSTITUTION: A barrier layer is formed on a carrier copper foil. A seed layer is formed on the barrier layer. The barrier layer is nickel or a nickel alloy layer. The seed layer is formed by bright plating. The barrier layer is inactive for etchant for the seed layer.
摘要翻译：目的：提供一种用于形成微细电路的嵌入式铜箔，以使用包括具有较低表面照度的种子层的铜箔，从而在形成精细图案时防止短路或电路宽度减小。构成：在载体铜箔上形成阻挡层。种子层形成在阻挡层上。阻挡层是镍或镍合金层。种子层通过亮电镀形成。阻挡层对种子层的蚀刻剂无活性。

3. 发明授权

KR101013308B1 전자부품 장착기판 및 이 기판의 제조방법 失效
标题翻译：电子元件安装板及其制造方法
公开(公告)号：KR101013308B1
公开(公告)日：2011-02-09
申请号：KR1020087012416
申请日：2006-11-22
申请人： 산요덴키가부시키가이샤 , 마츠오카 요이치
发明人： 마츠오카요이치 , 야나세나오야
IPC分类号： H01L33/48 , H01L33/64 , H01L33/62
CPC分类号： H01L33/642 , H01L24/73 , H01L25/0753 , H01L33/60 , H01L33/62 , H01L33/644 , H01L2224/32225 , H01L2224/48091 , H01L2224/48227 , H01L2224/73265 , H01L2924/3025 , H05K1/0203 , H05K3/243 , H05K2201/0347 , H05K2201/09736 , H05K2201/10106 , H05K2201/2018 , H05K2203/0384 , H05K2203/0542 , H01L2924/00014 , H01L2924/00 , H01L2924/00012
摘要： 종래의 전자부품 장착기판은 회로기판에 장착된 금속 블록에 의해 제작된 금속 프레임의 다리부를 납땜 등에 의해 기판에 고착하는 것에 의해, LED 소자의 발광에 수반하는 열을 금속 프레임의 다리부를 통하여 기판에 방열하여 열의 방출성능을 향상시키고 있었지만, 열전도성이 낮은 접착제층 등의 개재에 의해, 금속 프레임의 높은 열전도성을 효율적으로 발휘하지 못하여, LED 소자의 온도 상승에 의한 휘도나 수명에 있어서 존재하는 일정한 한계를 개선하기 위해, 복수의 도체가 형성된 회로기판의 상면에 열전도성을 가지는 프레임을 장착하고, 이 프레임과 이 회로기판 중 어느 한 도체를 열전도적으로 접속하여, 반도체소자(LED 소자)로부터의 발열을 직접 또는 간접적으로 이 프레임과 열전도적으로 접속된 도체를 경유하여 이 프레임 표면에서 외기로 효율적으로 열방출을 행하였다.

4. 发明授权

KR100989007B1 반도체 디바이스 失效
标题翻译：半导体器件及其制造方法
公开(公告)号：KR100989007B1
公开(公告)日：2010-10-20
申请号：KR1020047016108
申请日：2003-04-08
申请人： 엔엑스피 비 브이
发明人： 클로엔헨드릭케이 , 스텐브루겐게라두스에이치에프더블유 , 반데발테르피터더블유엠
IPC分类号： H01L23/04
CPC分类号： H05K3/062 , H01L21/4821 , H01L21/4828 , H01L21/4832 , H01L23/3107 , H01L24/48 , H01L24/73 , H01L24/97 , H01L2224/05571 , H01L2224/05573 , H01L2224/16245 , H01L2224/32245 , H01L2224/48091 , H01L2224/48237 , H01L2224/48247 , H01L2224/48257 , H01L2224/73265 , H01L2224/97 , H01L2924/00014 , H01L2924/01078 , H01L2924/01079 , H01L2924/07811 , H01L2924/14 , H01L2924/181 , H01L2924/19041 , H05K1/185 , H05K2201/0361 , H05K2203/0384 , H05K2203/1469 , H05K2203/1476 , H01L2924/00 , H01L2924/00012 , H01L2224/05599 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要： 본 발명은 캐리어(30) 및 집적 회로와 같은 반도체 소자(20)를 포함하는 반도체 디바이스(10)를 제공한다. 캐리어(30)에는 개구(15)가 제공되며 이로써 측면(3)을 갖는 접속 도전체(31-33)를 정의한다. 리세스(16)가 이 측면(3)에 형성된다. 반도체 소자(20)는 캐리어(30) 내부의 리세스(16) 내부로 연장된 캡슐화부(40)에 의해서 봉합된다. 이로써, 이 캡슐화부(40)는 캐리어(30) 내부에서 기계적으로 고정된다. 반도체 디바이스(10)는 캡슐화 단계 이후에는 어떠한 리소그래픽 단계도 필요하지 않는 프로세스에 의해서 제조될 수 있다.

5. 发明公开

KR1020090069852A 패키지용 기판 및 그 제조방법 有权
标题翻译：包装板及其制造方法
公开(公告)号：KR1020090069852A
公开(公告)日：2009-07-01
申请号：KR1020070137663
申请日：2007-12-26
申请人： 삼성전기주식회사
发明人： 안진용 , 류창섭 , 홍종국
IPC分类号： H05K1/09
CPC分类号： H05K1/02 , H01L23/49822 , H01L23/49827 , H01L2924/0002 , H05K3/0097 , H05K3/4007 , H05K3/4644 , H05K2201/0367 , H05K2201/09481 , H05K2201/096 , H05K2203/0384 , H05K2203/0726 , H05K2203/1536 , Y10T29/49126 , Y10T29/49155 , Y10T29/49204 , Y10T428/24851 , Y10T428/24917 , H01L2924/00
摘要： A packaging substrate and a manufacturing method thereof are provided to reduce a process time and cost by forming a bump through plating. A second metal layer is laminated on a first metal layer(S11). The second metal layer is made of Ni. A hole is formed on the second metal layer. A barrier layer is laminated on the first metal layer and the second metal layer exposed inside the hole(S12). The barrier layer is made of Ti or Cr. A conductive metal is filled in the hole in order to form a bump(S13). An insulation layer is laminated on a top surface of the bump. The insulation layer is a solder resist layer. A circuit pattern is formed on the insulation layer(S14). The first metal layer, the second metal layer, and the barrier layer are removed(S15).
摘要翻译：提供一种封装基板及其制造方法，通过电镀形成凸块来缩短加工时间和成本。在第一金属层上层压第二金属层（S11）。第二金属层由Ni制成。在第二金属层上形成孔。阻挡层层叠在第一金属层上，第二金属层被暴露在孔内（S12）。阻挡层由Ti或Cr制成。导电金属填充在孔中以形成凸块（S13）。绝缘层层叠在凸块的顶表面上。绝缘层是阻焊层。在绝缘层上形成电路图案（S14）。去除第一金属层，第二金属层和阻挡层（S15）。

6. 发明公开

KR1020090032836A 기판제조방법 失效
标题翻译：基板的制造方法
公开(公告)号：KR1020090032836A
公开(公告)日：2009-04-01
申请号：KR1020070098387
申请日：2007-09-28
申请人： 삼성전기주식회사
发明人： 안진용 , 김준성 , 홍종국 , 류창섭
IPC分类号： H05K3/00 , H05K3/18 , H01L21/027
CPC分类号： H01L21/6835 , H01L21/4857 , H01L2221/68318 , H01L2221/68345 , H05K3/0052 , H05K3/0058 , H05K3/025 , H05K3/20 , H05K3/4682 , H05K2201/09481 , H05K2201/09563 , H05K2203/0152 , H05K2203/0228 , H05K2203/0384 , Y10T156/1052
摘要： A substrate manufacturing method is provided to simplify a manufacturing process of a substrate by using a second separation layer used for a separation process of a circuit laminate as a part of the substrate. A support is provided(S110), and is a metal plate. A first separation layer is formed on one surface of the support. A second separation layer is formed on one surface of the first separation layer(S120), and covers a part of the first separation layer. The first separation layer and the second separation layer are made of the same material. A bonding layer covers the first separation layer and the second separation layer(S130). A circuit laminate is formed on one surface of the bonding layer(S140). The circuit laminate, the bonding layer, and the second separation layer is cut into a predetermined shape. The first separation layer and the second separation layer are separated each other. A circuit laminate unit is formed(S150).
摘要翻译：提供了一种基板制造方法，通过使用用作电路层叠体作为基板的一部分的分离工艺的第二分离层来简化基板的制造工艺。提供支撑（S110），并且是金属板。第一分离层形成在支撑体的一个表面上。在第一分离层（S120）的一个表面上形成第二分离层，并覆盖第一分离层的一部分。第一分离层和第二分离层由相同的材料制成。接合层覆盖第一分离层和第二分离层（S130）。在接合层的一个表面上形成电路层叠体（S140）。电路层叠体，接合层和第二分离层被切割成预定的形状。第一分离层和第二分离层彼此分离。形成电路层叠单元（S150）。

7. 发明授权

KR100736665B1 프린트 배선판 失效
标题翻译：印刷线路板
公开(公告)号：KR100736665B1
公开(公告)日：2007-07-06
申请号：KR1020057018575
申请日：2004-06-21
申请人： 이비덴 가부시키가이샤
发明人： 쯔카다키요타카 , 이와타토시마사 , 니노마루테루마사 , 수기우라타카미치
IPC分类号： H05K1/16
CPC分类号： H05K1/167 , H05K3/108 , H05K3/382 , H05K3/4652 , H05K2201/0355 , H05K2203/0338 , H05K2203/0384
摘要： 프린트 배선판에 있어서, 절연층(11,12); 금속을 주성분으로 하고, 일방측(-Z방향측)의 표면에 있어서 0.5~5㎛의 산술 평균 높이의 표면 거칠기를 가짐과 아울러, 그 산술 평균 높이의 5~50%의 평균 두께를 갖고, 절연층(11)의 일방측의 표면 부근에 매립되고, 일방측의 표면이 절연층(11)의 일방측의 표면과 함께 도체 패턴 배선면을 형성하는 1개 이상의 저항소자(31
1 ,31
2 ); 및 상기 도체 패턴 배선면 상에 형성되고, 저항소자(31
1 ,31
2 )의 단자부와 접속된 도체 패턴(35
1 ,35
2 )을 구비한다. 이 구성에 의해, 폭넓은 저항치 범위에서 안정된 정밀도가 좋은 저항치를 갖는 저항소자를 내장한 프린트 배선판을 제공할 수 있다.

8. 发明公开

KR1020070065786A 플렉시블 배선 기판의 제조 방법 및 전자 부품 실장구조체의 제조 방법 无效
标题翻译：制造柔性布线基板的方法及制造电子元器件安装结构的方法
公开(公告)号：KR1020070065786A
公开(公告)日：2007-06-25
申请号：KR1020060114267
申请日：2006-11-20
申请人： 신꼬오덴기 고교 가부시키가이샤
发明人： 노무라도모히로
IPC分类号： H05K3/30
CPC分类号： H01L23/3121 , H01L21/486 , H01L23/4985 , H01L2224/16225 , H01L2224/48227 , H01L2224/48228 , H01L2924/19041 , H05K1/0393 , H05K3/108 , H05K3/205 , H05K3/28 , H05K3/4007 , H05K3/421 , H05K3/4644 , H05K2201/0367 , H05K2201/0394 , H05K2201/09563 , H05K2203/0384
摘要： A method of manufacturing a flexible wiring substrate and a method of manufacturing an electronic component mounting structure are provided to easily respond to the progress of a fine pitch of via-holes and wiring patterns and to a multi-layered structure. A tape-like substrate(10) with a resin layer(10a) and a reinforcing metal layer(10b) provided on a lower surface of the resin layer is prepared. The resin layer of the tape-like substrate is processed to form a via-hole. A seed layer(12) is formed in the via-hole and on the resin layer. A resist film having an opening is formed in an area containing the via-hole on the seed layer. The seed layer is subjected to electroplating to form a metal layer from the via-hole to the opening of the resist film, and the resist film is removed. The seed layer is etched to form wiring patterns which are connected to the reinforcing metal layer through the via hole.
摘要翻译：提供一种柔性布线基板的制造方法和电子部件安装结构体的制造方法，能够容易地应对通孔和配线图案的微细间距的进展以及多层结构。制备具有设置在树脂层的下表面上的树脂层（10a）和增强金属层（10b）的带状基材（10）。处理带状基板的树脂层以形成通孔。种子层（12）形成在通孔中和树脂层上。具有开口的抗蚀剂膜形成在包含种子层上的通孔的区域中。对种子层进行电镀，从通孔到抗蚀剂膜的开口形成金属层，除去抗蚀剂膜。蚀刻种子层以形成通过通孔连接到加强金属层的布线图案。

9. 发明公开

KR1020060048174A 극세선 패턴을 갖는 배선 기판의 제조 방법 및 배선 기판 无效
标题翻译：制造具有超细线图案的接线板的方法和接线板
公开(公告)号：KR1020060048174A
公开(公告)日：2006-05-18
申请号：KR1020050047744
申请日：2005-06-03
申请人： 신꼬오덴기 고교 가부시키가이샤
发明人： 다나카슈이치 , 고바야시가즈타카
IPC分类号： H01L21/28
CPC分类号： H05K3/108 , H05K2201/0341 , H05K2203/0384 , H05K2203/073
摘要： 본 발명은 세미 애디티브(semi-additive)법을 이용하여 배선 기판을 제작할 때에, 베이스 에칭에서의 전해 구리 도금층의 언더컷(undercut)의 생성을 억제하고, 라인/스페이스(line/space)가 25/25 ㎛ 이하, 또는 10/10 ㎛ 이하의 극세 배선이 가능한 배선 기판의 제조 방법 및 배선 기판을 제공하는 것으로서, 배선 기판을 제조할 때에, 전기적 절연성을 갖는 수지로 이루어지는 기판의 표면에 무전해 구리 도금을 실시하여 무전해 구리 도금층을 형성하고, 상기 무전해 구리 도금층의 표면에 배선 패턴을 형성하는 부위를 노출시킨 레지스트 패턴을 실시한 후, 상기 노출 부위에 구리와는 다른 금속 또는 이들 금속의 1 종 이상을 함유하는 합금을 도금하여 에칭 배리어 도금층을 형성하고, 에칭 배리어 금속을 도금하여 에칭 배리어 금속 도금층을 형성하며, 이어서 상기 에칭 배리어 금속 도금층의 표면에 전해 구리 도금을 실시하여 무전해 구리 도금층, 에칭 배리어 금속 도금층 및 전해 구리 도금층을 포함하는 도체층을 구비한 배선을 형성하고, 레지스트 패턴의 제거 후에 표면에 노출된 무전해 구리 도금층을 에칭 제거하여 배선 패턴을 형성한다.
세미 애디티브, semi-additive, 언더컷, 전해 도금, 레지스트 패턴

10. 发明公开

KR1020060018220A 플렉시블 회로기판 및 그 제조방법과 플렉시블 다층배선회로기판 및 그 제조방법 无效
标题翻译：柔性电路板及其制造方法，柔性多层布线电路板及其制造方法
公开(公告)号：KR1020060018220A
公开(公告)日：2006-02-28
申请号：KR1020057021392
申请日：2004-05-10
申请人： 가부시키가이샤 노스 , 데쿠세리아루즈 가부시키가이샤
发明人： 이지마도모 , 오사와겐지 , 엔도기미타카 , 에치고요시아키 , 시게타아키라 , 고바야시가즈요시 , 하나무라겐이치로
IPC分类号： H05K3/46
CPC分类号： H05K3/4626 , H01L2924/0002 , H05K1/0393 , H05K3/386 , H05K3/4617 , H05K3/4635 , H05K3/4647 , H05K2201/0154 , H05K2201/0191 , H05K2201/0195 , H05K2201/0355 , H05K2203/0384 , H05K2203/1189 , H01L2924/00
摘要： There is provided a flexible circuit board (22) that, when deposited on another flexible circuit board (40), causes no gap to occur between wiring films (4a, 4a) of the flexible circuit board (40). Moreover, a plurality of flexible circuit boards are deposited on one another to provide a flexible multi-layer wiring circuit board having no gaps between the flexible circuit boards and having less bowing. In the flexible circuit board (22), the thickness of a bonding layer (16, 16a), on the side of a bowing metallic member (2), of an inter- layer insulating film (10) where which bumps (6) are formed is greater than the thickness of a bonding layer on the side of a metallic member (2). When the flexible circuit board (22) is deposited on the other flexible circuit board (40) to form a flexible multi-layer wiring circuit board (50), the bonding layer (16, 16a) can be filled between the wiring films (4a, 4a), so that the flexible multi-layer wiring circuit board (50) has no gaps and a less bowing.
摘要翻译：提供了一种柔性电路板（22），其在沉积在另一个柔性电路板（40）上时，不会在柔性电路板（40）的布线膜（4a，4a）之间发生间隙。此外，多个柔性电路板彼此沉积，以提供柔性电路板之间没有间隙并具有较少弯曲的柔性多层布线电路板。在柔性电路基板（22）中，凸块（6）的层间绝缘膜（10）的弯曲金属部件（2）侧的接合层（16,16a）的厚度为形成的厚度大于金属构件（2）侧的接合层的厚度。当柔性电路板（22）沉积在另一个柔性电路板（40）上以形成柔性多层布线电路板（50）时，可以将接合层（16,16a）填充在布线膜（4a），4a），使得柔性多层布线电路板（50）没有间隙和较少的弯曲。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式