专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020140086531A 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판 无效
标题翻译：包装结构及其制造方法，以及包装衬底上的包装
公开(公告)号：KR1020140086531A
公开(公告)日：2014-07-08
申请号：KR1020120157162
申请日：2012-12-28
申请人： 삼성전기주식회사
发明人： 이창보 , 최철호 , 류창섭
IPC分类号： H01L23/498 , H01L23/00 , H01L21/56 , H05K3/34 , H01L23/12
CPC分类号： H01L23/49816 , H01L23/49822 , H01L23/49838 , H01L23/49894 , H01L25/105 , H01L2224/16225 , H01L2225/1023 , H01L2225/1058 , H01L2924/15321 , H01L21/563 , H01L23/12 , H01L24/81 , H01L24/83 , H05K3/3452
摘要： The present invention relates to a package substrate, a method for manufacturing the package substrate, and a package-on-package substrate. According to one embodiment of the present invention, the proposed package substrate comprises an inner insulation layer; a circuit pattern layer formed on the inner insulation layer; an outer insulation layer formed on the inner insulation layer to protect the circuit pattern layer and to expose a portion of each of inner and outer patterns of the circuit pattern layer; a mixed pattern layer including post bumps formed on a portion of the inner patterns exposed by the outer insulation layer, and outermost layer patterns formed on a portion of the outer patterns exposed by the outer insulation layer; and a resist layer formed on the outer insulation layer to protect the outermost layer patterns of the mixed pattern layer and to expose the outermost layer patterns by an open region. Also, a method for manufacturing the package substrate and a package-on-package substrate are suggested.
摘要翻译：本发明涉及一种封装基板，一种用于制造该封装基板的方法和一种封装封装基板。根据本发明的一个实施例，所提出的封装衬底包括内绝缘层; 形成在所述内绝缘层上的电路图案层; 外绝缘层，形成在所述内绝缘层上以保护所述电路图案层并暴露所述电路图案层的每个内部和外部图案的一部分; 包括形成在由外绝缘层露出的内图案的一部分上的柱状凸起的混合图案层以及形成在由外绝缘层露出的外图案的一部分上的最外层图案; 以及形成在外绝缘层上的抗蚀剂层，以保护混合图案层的最外层图案并且通过开放区域露出最外层图案。另外，提出了一种制造封装基板和封装在封装基板上的方法。

2. 发明公开

KR1020140027731A 솔더 레지스트 형성 방법 및 패키지용 기판 无效
标题翻译：用于形成焊接电阻的方法和用于封装的基板
公开(公告)号：KR1020140027731A
公开(公告)日：2014-03-07
申请号：KR1020120093680
申请日：2012-08-27
申请人： 삼성전기주식회사
发明人： 이창보 , 류창섭 , 박효빈 , 최철호
IPC分类号： H05K3/28 , G03F7/20
CPC分类号： H05K1/0296 , H01L21/4846 , H01L23/498 , H01L24/16 , H01L2224/16225 , H01L2924/12042 , H05K3/0023 , H05K3/3452 , H05K2203/058 , H05K2203/0597 , H05K2203/1173 , H01L2924/00
摘要： The present invention relates to a method for forming a solder resist and a substrate for a package. According to one embodiment of the present invention, provided is the method for forming solder resist, which comprises the steps of: forming a first solder resist inner region by primarily coating, exposing, and developing a solder resist on a substrate on which a circuit pattern including an outer POP pad for mounting an upper package thereon and an inner chip pad for mounting an inner chip is formed, wherein the first solder resist inner region is formed on an inner region of the substrate on which an inner circuit pattern including the chip pad is formed; forming a plugged SR region which does not expose the substrate while exposing the entire upper surface of the chip pad by performing a laser ablation process on the first solder resist inner region; changing a surface roughness by performing a desmear process on a surface of the first solder resist inner region in which the plugged SR region is formed; and forming a second solder resist SMD region by secondarily coating, exposing, and developing the solder resist on the substrate after the desmear process, wherein the second solder resist SMD region covers an edge of the POP pad. Further, a substrate for a package is provided.
摘要翻译：本发明涉及一种用于形成阻焊剂的方法和用于封装的基板。根据本发明的一个实施方案，提供了形成阻焊剂的方法，其包括以下步骤：通过在衬底上主要涂覆，暴露和显影阻焊剂来形成第一阻焊剂内部区域，其中电路图案包括用于安装上部封装的外部POP垫，并且形成用于安装内部芯片的内部芯片垫，其中第一阻焊剂内部区域形成在基板的内部区域上，在该内部区域上包括芯片垫形成了; 形成通过对所述第一阻焊剂内部区域进行激光烧蚀处理而暴露所述芯片焊盘的整个上表面的同时不暴露所述基板的封装的SR区域; 通过在形成有封塞的SR区域的第一阻焊剂内部区域的表面上进行去粘合处理来改变表面粗糙度; 以及通过在去污处理之后二次涂覆，曝光和显影衬底上的阻焊剂，形成第二阻焊层SMD区域，其中第二阻焊层SMD区域覆盖POP焊盘的边缘。此外，提供了用于封装的基板。

3. 发明公开

KR1020130115843A 에칭 시스템 및 그를 이용한 회로 패턴 형성방법 无效
标题翻译：蚀刻系统和使用其的电路图形成方法
公开(公告)号：KR1020130115843A
公开(公告)日：2013-10-22
申请号：KR1020120038542
申请日：2012-04-13
申请人： 삼성전기주식회사
发明人： 김혜진 , 김굉식 , 류창섭
IPC分类号： C23F1/08 , H05K3/06
CPC分类号： H05K3/06 , C23F1/08
摘要： PURPOSE: An etching system and a method for forming a circuit pattern using the same are provided to directly form the circuit pattern with jetting an etchant on a copper substrate at a high speed, thereby simplifying a process and reducing cost for manufacturing a product. CONSTITUTION: An etching system includes a computer aided design/computer aided manufacturing (CAD/CAM) master (210), a head part (220), a head part driving unit (230), an etchant jetting nozzle (240), and an etchant storage tank (250). The CAD/CAM master designates an etching parameter, and prepares design data for a circuit pattern predetermined by a user. The head part moves on a substrate according to the design data. The head part driving unit provides the head part with a driving force. The etchant jetting nozzle jets an etchant according to the movement of the head part. The etchant storage tank feeds the etchant inside the same to the etchant jetting nozzle. [Reference numerals] (210) CAD/CAM master; (230) Head part driving unit; (250) Etchant storage tank
摘要翻译：目的：提供一种用于形成使用其的电路图案的蚀刻系统和方法，以高速度在铜基板上喷射蚀刻剂直接形成电路图案，从而简化了工艺并降低了制造产品的成本。构成：蚀刻系统包括计算机辅助设计/计算机辅助制造（CAD / CAM）母版（210），头部（220），头部驱动单元（230），蚀刻剂喷射喷嘴（240）和蚀刻剂储罐（250）。 CAD / CAM主机指定蚀刻参数，并为用户预定的电路图案准备设计数据。头部根据设计数据在基板上移动。头部驱动单元为头部提供驱动力。蚀刻喷嘴根据头部的移动喷射蚀刻剂。蚀刻剂储罐将其内的蚀刻剂送入蚀刻剂喷嘴。（附图标记）（210）CAD / CAM主机; （230）头部驱动单元; （250）蚀刻储罐

4. 发明授权

KR101084772B1 전해 연마 장치 失效
标题翻译：电解抛光装置
公开(公告)号：KR101084772B1
公开(公告)日：2011-11-22
申请号：KR1020080130338
申请日：2008-12-19
申请人： 삼성전기주식회사
发明人： 조석현 , 류창섭 , 고영관 , 와타나베,리오이치 , 이상수 , 박세원
IPC分类号： C25F3/16
摘要： 본 발명은 전해 연마 장치에 관한 것으로서, 보다 상세하게는 가압롤러 및 와이어형 전극을 포함하여, 인쇄회로기판에 형성된 요철부를 갖는 금속층을 물리적인 손상없이 평탄하게 연마할 수 있는 전해 연마 장치에 관한 것이다.
연마, 전해연마, 가압롤러, 와어이, 전해

5. 发明授权

KR101055504B1 인쇄회로기판 및 그 제조방법 有权
公开(公告)号：KR101055504B1
公开(公告)日：2011-08-08
申请号：KR1020090070016
申请日：2009-07-30
申请人： 삼성전기주식회사
发明人： 조석현 , 류창섭 , 전동주 , 김병문 , 김경식 , 안진용
IPC分类号： H05K1/02
摘要： 본 발명은 인쇄회로기판 및 그 제조방법에 관한 것으로, 절연층에 회로층이 형성된 베이스 기판, 및 상기 베이스 기판에 접착 절연층에 의해 부착되되, 상기 절연층 및 상기 접착 절연층보다 낮은 열팽창계수를 갖고 높이 유리전이온도를 갖는 재질로 된 보강 절연시트를 포함하는 것을 특징으로 하며, 보강 절연시트를 사용함으로써 별도의 메탈코어 사용으로 인한 기판의 두께 증가없이 기판의 변형을 최소화할 수 있는 인쇄회로기판 및 그 제조방법을 제공한다.
접착 절연층, 보강 절연시트, 유리전이온도, 열팽창계수, 휨

6. 发明公开

KR1020110071810A 유기 박막 트랜지스터 및 그 제조방법 失效
标题翻译：有机薄膜晶体管及其制造方法
公开(公告)号：KR1020110071810A
公开(公告)日：2011-06-29
申请号：KR1020090128465
申请日：2009-12-21
申请人： 삼성전기주식회사 , 성균관대학교산학협력단
发明人： 하상원 , 정일섭 , 허진희 , 김교혁 , 권정민 , 음규학 , 임상일 , 류창섭
IPC分类号： H01L29/786
CPC分类号： H01L51/0022 , H01L51/0005 , H01L51/0014 , H01L51/0545 , H01L51/0096 , H01L51/055 , H01L51/105
摘要： PURPOSE: An organic thin film transistor and a method of manufacturing the same are provided to improve electrical characteristic by forming grooves for a source, drain, and gate electrode at the same time to reduce parasitic capacitance due to gate overlap. CONSTITUTION: In an organic thin film transistor and a method of manufacturing the same, a plurality of barriers(113b,113c) and a plurality of groove portions(h1-h3) which are divided by the barriers are formed in an insulating substrate(110). A source electrode(210) and a drain electrode(230) are formed in grooves which are separated from each other. An opening unit(h4) is formed by etching the barriers between the source electrode and the gate electrode and between the gate electrode and the drain electrode. A gate insulating layer(310) is formed on the opening unit.
摘要翻译：目的：提供一种有机薄膜晶体管及其制造方法，以通过同时形成用于源极，漏极和栅电极的沟槽来改善电特性，以减少由栅极重叠导致的寄生电容。构成：在有机薄膜晶体管及其制造方法中，在绝缘基板（110）中形成有多个屏障（113b，113c）和被阻挡层分隔的多个槽部（h1-h3））。源电极（210）和漏电极（230）形成在彼此分离的凹槽中。通过蚀刻源电极和栅电极之间以及栅电极和漏极之间的势垒形成开口单元（h4）。在开口单元上形成栅极绝缘层（310）。

7. 发明授权

KR101037505B1 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법 有权
标题翻译：印刷电路板的印刷方法
公开(公告)号：KR101037505B1
公开(公告)日：2011-05-26
申请号：KR1020090001220
申请日：2009-01-07
申请人： 삼성전기주식회사
发明人： 이응석 , 유제광 , 황준오 , 이경아 , 류창섭
IPC分类号： H05K3/12 , H05K3/40
摘要： 본 발명에 따른 그라비아 인쇄법을 이용한 인쇄회로기판의 제조방법은, (A) 절연층을 관통하는 비아를 갖는 베이스기판을 제공하는 단계; 및 (B) 상기 절연층의 상면 및 하면에 상기 비아와 전기적으로 접속하는 회로패턴을 포함하는 회로층을 그라비아 인쇄법으로 형성하는 단계를 포함한다.
인쇄회로기판, 그라비아, gravure, 도전성 잉크

8. 发明公开

KR1020110028938A 인쇄회로기판 및 인쇄회로기판의 제조 방법 有权
标题翻译：印刷电路板及其制造方法
公开(公告)号：KR1020110028938A
公开(公告)日：2011-03-22
申请号：KR1020090086584
申请日：2009-09-14
申请人： 삼성전기주식회사
发明人： 강명삼 , 류창섭
IPC分类号： H05K3/32
CPC分类号： C25D5/022 , C25D7/12 , H05K3/0035 , H05K3/242 , H05K3/243 , H05K3/3473 , H05K3/4007 , H05K3/42 , H05K2201/0367 , H05K2201/09481 , H05K2203/054 , H05K2203/0577 , H05K2203/1581
摘要： PURPOSE: A printed circuit board and a manufacturing method thereof are provided to reduce defects that locations of a bump layer and an electrode unit are wrong. CONSTITUTION: A substrate(110) includes an electrode unit formed on a surface of a printed circuit board. An opening is formed on a solder resist layer(120) to expose the electrode unit to the outside. A bump layer(130) includes the same diameter as the diameter of the opening and electrically connects external chip components.
摘要翻译：目的：提供一种印刷电路板及其制造方法，以减少突起层和电极单元的位置错误的缺陷。构成：基板（110）包括形成在印刷电路板的表面上的电极单元。在阻焊层（120）上形成开口以将电极单元暴露于外部。凸起层（130）包括与开口的直径相同的直径并电连接外部芯片部件。

9. 发明授权

KR101000860B1 발광다이오드 패키지 및 그 제조 방법 失效
标题翻译：发光二极管封装及其制造方法
公开(公告)号：KR101000860B1
公开(公告)日：2010-12-14
申请号：KR1020090021186
申请日：2009-03-12
申请人： 삼성전기주식회사
发明人： 조석현 , 유제광 , 조승현 , 류창섭
IPC分类号： H01L33/64 , H01L33/62
CPC分类号： H01L2224/48091 , H01L2224/48228 , H01L2224/48465 , H01L2924/00014
摘要： 발광다이오드 패키지 및 그 제조 방법이 개시된다. 본 발명의 일 측면에 따르면, 절연층, 절연층의 일면에 형성되며, 캐비티(cavity)가 형성된 제1 전도층, 절연층의 타면에 형성되며, 캐비티를 커버하는 제1 방열부 및 제1 방열부와 전기적으로 절연된 제1 회로부로 구획되는 제2 전도층, 및 캐비티에 수용되며, 제1 회로부와 와이어 본딩(wire-bonding)되는 발광다이오드(LED, light emitting diode)를 포함하는 발광다이오드 패키지(LED package)가 제공된다. 이에 따르면, 발열 특성을 향상시킬 수 있다. 또한, 제조 단가 및 제품 단가를 절감할 수 있다.
발광다이오드, 방열

10. 发明授权

KR100974092B1 탄소나노튜브를 포함하는 도전성 페이스트 및 이를 이용한인쇄회로기판 失效
标题翻译：包含碳纳米管的导电浆料和使用其的印刷电路板
公开(公告)号：KR100974092B1
公开(公告)日：2010-08-04
申请号：KR1020080051231
申请日：2008-05-30
申请人： 삼성전기주식회사
发明人： 이응석 , 유제광 , 류창섭 , 황준오 , 장태은 , 목지수
IPC分类号： H01B1/24 , H01B1/20 , H01B1/04
CPC分类号： H01B1/24 , B82Y10/00 , H05K1/095 , H05K3/4069 , H05K2201/026 , H05K2201/0272 , H05K2201/0323 , H05K2203/0425
摘要： 본 발명은 탄소나노튜브를 포함하는 도전성 페이스트 및 이를 이용하는 인쇄회로기판을 제공한다. 본 발명은 탄소나노튜브 고유의 특성을 잃지 않으면서 전기전도도가 우수하고, 상기 탄소나노튜브를 이용하여 인쇄회로기판의 XY 인터커넥션 및 Z-인터커넥션에 동시에 구현할 수 있는 도전성 페이스트 및 이를 이용하는 인쇄회로기판을 제공한다
탄소나노튜브, 저융점 금속 합금, 도전성 페이스트, 인쇄회로기판

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式