专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170130614A 인쇄된 도전성 표면에 칩을 부착하기 위한 방법 및 구조 审中-实审
标题翻译：将芯片连接到印刷导电表面的方法和结构
公开(公告)号：KR1020170130614A
公开(公告)日：2017-11-28
申请号：KR1020177033061
申请日：2010-10-14
申请人： 스토라 엔소 오와이제이
发明人： 마이야라유하 , 시르비오페트리
IPC分类号： H05K3/32 , B23K1/00 , H05K3/34 , H05K13/04 , H05K3/30
CPC分类号： H05K3/30 , B23K1/0016 , H01L2224/16225 , H01L2224/75 , H01L2224/81 , H05K3/1266 , H05K3/323 , H05K3/3436 , H05K3/3494 , H05K13/0465 , H05K2203/0278 , H05K2203/111 , Y10T29/4913 , Y10T29/53178
摘要： 칩(201)이인쇄된도전성표면에부착된다. 상기칩은상기칩이열에의해손상됨없이견딜수 있는온도보다더 낮은제1 온도에서최초로가열된다. 상기가열된칩은제1 가압하는힘으로상기인쇄된도전성표면에대해가압된다. 상기제1 온도및 상기제1 가압하는힘의조합은상기인쇄된도전성표면, 상기칩 상의컨택포인트(205, 206) 중적어도하나의물질을적어도부분적으로융해시키기에충분하다.
摘要翻译：芯片201被连接到印刷导电表面。芯片首先在第一温度下加热，第一温度低于芯片能够承受的温度而不受热损坏。用第一压力将加热的芯片压在印刷的导电表面上。第一温度和第一压力的组合足以至少部分地熔化芯片上的接触点（205,206）中的至少一个的印刷导电表面。

2. 发明授权

KR101774928B1 플렉시블 프린트 기판 有权
公开(公告)号：KR101774928B1
公开(公告)日：2017-09-05
申请号：KR1020167004979
申请日：2014-07-25
申请人： 가부시키가이샤후지쿠라
发明人： 이시다유키 , 나카타니유스케
IPC分类号： H05K1/11 , H05K3/36 , H05K1/14
CPC分类号： H05K1/0296 , H05K1/028 , H05K1/113 , H05K1/118 , H05K1/147 , H05K3/361 , H05K2201/09063 , H05K2201/09481 , H05K2201/09563 , H05K2201/09781 , H05K2201/10128 , H05K2203/0278
摘要： 플렉시블프린트기판(10)은열압착에의해다른전자부품(예를들면, 액정패널)(101)과전기적으로접속되는것으로서, 가요성기판(1)과, 이가요성기판(1)의한쪽면에형성되어다른전자부품(101)과접속되는복수의접속단자(3a-3h)를갖는단자부(3)와, 가요성기판(1)의다른쪽 면에형성된복수의배선(4a-4h)을갖는배선부(4)와, 단자부(3)의다른전자부품과의압착접속영역내에서가요성기판(1)을관통하는관통구멍내에형성된, 단자부(3)의각 접속단자(3a-3h)와배선부(4)의각 배선(4a-4h)을각각접속하는복수의관통배선(5a-5h)을구비하여구성되어있다.

3. 发明公开

KR1020150143742A 도전 배선의 제조 방법 및 도전 배선 审中-实审
标题翻译：制造导线和导电线的方法
公开(公告)号：KR1020150143742A
公开(公告)日：2015-12-23
申请号：KR1020157032601
申请日：2014-10-24
申请人： 가부시키가이샤 슈호
发明人： 무라오카고지
IPC分类号： H05K3/12
CPC分类号： H05K1/092 , H05K3/102 , H05K3/125 , H05K3/1283 , H05K3/14 , H05K3/246 , H05K2201/0108 , H05K2203/013 , H05K2203/0278 , H05K2203/0522 , H05K2203/107 , H05K2203/1131
摘要： 도전배선의제조방법은, 절연기판(1)에소정의패턴이되도록잉크(2)를인쇄하는공정(S1)과, 인쇄된잉크(2)가건조하기전에, 잉크(2)(소정의패턴이되어있다)에도전성분말(3)을올려놓는(살포) 공정(S2)과, 올려진도전성분말(3)을절연기판(1)에눌러서압축하는공정(S3)과, 압축된도전성분말(3)을가열하여소결시키는공정(S4)을가지며, 이러한일련의공정(S1 ~ S4)에의해, 도전배선(20)이제조된다.

4. 发明公开

KR1020150083008A 납땜가능한 범프들을 비아 포스트들의 끝단들에 적용하는 방법 有权
标题翻译：基材与超细精细切割片芯片
公开(公告)号：KR1020150083008A
公开(公告)日：2015-07-16
申请号：KR1020140134963
申请日：2014-10-07
申请人： 주하이 어드밴스드 칩 캐리어스 앤드 일렉트로닉 서브스트레이트 솔루션즈 테크놀러지즈 컴퍼니 리미티드
发明人： 허위츠디러 , 알렉스후앙
IPC分类号： H01L23/48
CPC分类号： H05K3/4007 , H01L24/13 , H01L24/16 , H01L24/17 , H01L24/81 , H01L2224/13111 , H01L2224/16225 , H01L2224/81192 , H01L2224/81805 , H01L2924/00011 , H01L2924/01322 , H05K1/112 , H05K3/0041 , H05K3/108 , H05K3/26 , H05K3/3473 , H05K3/4647 , H05K2201/09436 , H05K2201/10674 , H05K2203/025 , H05K2203/0278 , H05K2203/043 , H05K2203/0465 , H01L2924/00014 , H01L23/48
摘要： 솔더마스크와같은유전체내에실장되는비아필러를포함하는외부층을갖는기판에칩을부착하는방법에있어서, 상기비아필러의끝단은상기유전체와같은높이이고, (o) 선택적으로유기바니쉬를제거하는단계와, (p) 상기비아필러의노출된끝단과접촉하는솔더범프와종결되는다리를갖는칩을배치하는단계와, (q) 상기솔더범프를녹이고비아의끝단이솔더로젖도록열을가하는단계를포함하는방법.
摘要翻译：一种将芯片附着到具有外层的方法，该外层包括嵌入电介质如焊料掩模中的通孔柱，通孔支柱的端部与所述电介质齐平，包括以下步骤：（o）任选地除去有机清漆; （p）将具有焊料凸块端接的腿部的芯片定位成与所述通孔支柱的暴露端接触; 和（q）施加热量以熔化焊料凸块并用焊料润湿通孔的端部。

5. 发明授权

KR101509747B1 방열 인쇄 회로 기판 및 그 제조 방법 有权
标题翻译：辐射热印电路板及其制造方法
公开(公告)号：KR101509747B1
公开(公告)日：2015-04-07
申请号：KR1020130160439
申请日：2013-12-20
申请人： 현대자동차주식회사 , 기아자동차주식회사 , 주식회사 유라코퍼레이션
发明人： 김문종 , 이관범 , 염진수
IPC分类号： H05K1/02 , H05K3/46 , H05K7/20
CPC分类号： H05K1/0201 , H05K1/0206 , H05K1/09 , H05K3/0097 , H05K3/06 , H05K3/067 , H05K3/44 , H05K3/445 , H05K3/4608 , H05K2201/0338 , H05K2201/09045 , H05K2203/0278 , Y10T29/49155 , Y10T29/4916 , Y10T29/49165
摘要： 본발명의일 실시예에따른방열인쇄회로기판은금속코어, 상기금속코어의하부면및 상부면에각각형성되어있는하부절연층및 상부절연층, 상기하부절연층아래및 상기상부절연층위에각각형성되어있는제1 하부회로패턴및 제1 상부회로패턴, 상기제1 하부회로패턴아래및 상기제1 상부회로패턴위에각각형성되어있는제2 하부회로패턴및 제2 상부회로패턴을포함하고, 상기하부절연층및 상부절연층은각각상기제1 하부회로패턴의간격및 제1 상부회로패턴의간격을채우고있을수 있다.
摘要翻译：根据本发明的一个实施例的散热印刷电路板包括分别形成在金属芯的下侧和上侧的金属芯，底部绝缘层和顶部绝缘层，第一底部电路图案和第一顶部电路图案，分别形成在底部绝缘层的下侧和顶部绝缘层的上侧，第二底部电路图案和第二顶部电路图案形成在下侧的第一底部电路图案和第一顶部电路图案的上侧。底部绝缘层和顶部绝缘层分别填充第一底部电路图案和第一顶部电路图案的间隙。

6. 发明公开

KR1020150023064A 유기무기 하이브리드 입자, 도전성 입자, 도전 재료 및 접속 구조체 有权
标题翻译：有机无机混合颗粒，导电颗粒，导电材料和连接结构
公开(公告)号：KR1020150023064A
公开(公告)日：2015-03-04
申请号：KR1020157002171
申请日：2013-12-03
申请人： 세키스이가가쿠 고교가부시키가이샤
发明人： 야마다,야스유키
IPC分类号： H01B5/16 , H01B5/00 , C08G77/18
CPC分类号： C08L83/04 , C08G77/14 , C08G77/18 , C08G77/20 , H05K3/323 , H05K2201/0221 , H05K2203/0278 , H01B5/16 , H01B5/00
摘要： 압축시의파괴하중이높고, 양호한압축변형특성을갖는유기무기하이브리드입자를제공한다. 본발명에관한유기무기하이브리드입자는, 제1 반응성관능기를표면에갖는복수의무기입자와, 상기제1 반응성관능기와반응가능한제2 반응성관능기를갖는알콕시기함유오르가노폴리실록산을사용하여얻어지고, 상기무기입자의집합체이다.

7. 发明授权

KR101196684B1 이방성 도전 재료, 접속 구조체 및 그 제조 방법 有权
标题翻译：用于生产连接结构的各向异性电极材料，连接结构和工艺
公开(公告)号：KR101196684B1
公开(公告)日：2012-11-06
申请号：KR1020097026599
申请日：2008-04-15
申请人： 데쿠세리아루즈 가부시키가이샤
发明人： 다나카요시토 , 야마모토준
IPC分类号： H01B1/22 , H01B5/16 , C09J9/02
CPC分类号： H05K3/323 , H01L24/29 , H01L24/32 , H01L24/81 , H01L24/83 , H01L2224/0401 , H01L2224/06135 , H01L2224/29 , H01L2224/29101 , H01L2224/2919 , H01L2224/2929 , H01L2224/29344 , H01L2224/29355 , H01L2224/73204 , H01L2224/83101 , H01L2224/838 , H01L2924/00013 , H01L2924/01005 , H01L2924/01006 , H01L2924/01033 , H01L2924/01051 , H01L2924/01073 , H01L2924/01079 , H01L2924/01082 , H01L2924/014 , H01L2924/0665 , H01L2924/0781 , H01L2924/14 , H01L2924/15788 , H01L2924/19041 , H01L2924/19042 , H05K1/189 , H05K2201/0212 , H05K2203/0278 , H05K2203/1105 , Y10T29/4913 , Y10T156/10 , Y10T428/24355 , Y10T428/31511 , H01L2924/00 , H01L2924/00014 , H01L2224/29099 , H01L2224/29199 , H01L2224/29299
摘要： An anisotropic conductive material prevents conduction resistance from varying among bumps or among linear terminals when connecting an IC chip or a flexible wire to a wiring board via the anisotropic conductive material. The anisotropic conductive material is formed by dispersing conductive particles in an insulating binder. The minimum melt viscosity [&eegr;0] thereof is in a range of from 1×102 to 1×106 mPa·sec, and satisfies the following equation (1): 1

8. 发明授权

KR101139050B1 범프 형성 방법 및 땜납 범프 有权
标题翻译：形成爆破和焊接块的过程
公开(公告)号：KR101139050B1
公开(公告)日：2012-04-30
申请号：KR1020077004833
申请日：2005-08-30
申请人： 파나소닉 주식회사
发明人： 가라시마세이지 , 야마시타요시히사 , 도메카와사토루 , 기타에다카시 , 나카타니세이이치
IPC分类号： H01L21/60
CPC分类号： H05K3/3484 , H01L21/4853 , H01L21/563 , H01L21/6835 , H01L24/11 , H01L24/12 , H01L24/16 , H01L24/29 , H01L24/81 , H01L24/83 , H01L2224/05568 , H01L2224/05573 , H01L2224/056 , H01L2224/11003 , H01L2224/11005 , H01L2224/1152 , H01L2224/131 , H01L2224/13111 , H01L2224/16225 , H01L2224/29101 , H01L2224/29111 , H01L2224/2919 , H01L2224/293 , H01L2224/32225 , H01L2224/73203 , H01L2224/73204 , H01L2224/81203 , H01L2224/81801 , H01L2224/83102 , H01L2224/83192 , H01L2224/83855 , H01L2224/83874 , H01L2224/8388 , H01L2224/83886 , H01L2224/92125 , H01L2924/00013 , H01L2924/01004 , H01L2924/01005 , H01L2924/01006 , H01L2924/01009 , H01L2924/01011 , H01L2924/01013 , H01L2924/01019 , H01L2924/01023 , H01L2924/01027 , H01L2924/01029 , H01L2924/0103 , H01L2924/01033 , H01L2924/01047 , H01L2924/0105 , H01L2924/01051 , H01L2924/01056 , H01L2924/01078 , H01L2924/01079 , H01L2924/01082 , H01L2924/0132 , H01L2924/0133 , H01L2924/014 , H01L2924/0665 , H01L2924/14 , H01L2924/1579 , H05K3/323 , H05K2201/10977 , H05K2203/0278 , H05K2203/043 , H05K2203/083 , H05K2203/087 , H01L2224/13099 , H01L2924/00 , H01L2924/01083 , H01L2924/00015 , H01L2924/00014
摘要： 복수의 미세 범프를 균일성 좋게 형성할 수 있고, 또한 생산성이 높은 범프 형성 방법은, 복수의 전극(11)이 형성된 기판(10) 상에, 땜납 분말 및 대류 첨가제(12)를 함유하는 수지(13)를 공급한 후, 기판(10) 상에 공급된 수지(13)의 표면을 평판(14)에 맞닿게 하면서, 기판(10)을 땜납 분말이 용융되는 온도로 가열한다. 이 가열 공정에서, 용융된 땜납 분말을 자기 집합시킴과 더불어, 자기 집합에 의해서 성장한 땜납 볼(15)을, 복수의 전극(11) 상에 자기 정합적으로 일괄 형성한다. 그 후, 평판(14)을 수지(13)의 표면으로부터 분리하여, 수지(13)를 제거하면, 복수의 전극 상에 범프(16)가 형성된 기판(10)을 취득할 수 있다.

9. 发明公开

KR20120037748A Manufacturing method of a wiring board 审中-公开
标题翻译：接线板的制造方法
公开(公告)号：KR20120037748A
公开(公告)日：2012-04-20
申请号：KR20100099394
申请日：2010-10-12
申请人： SAMSUNG ELECTRO MECH
发明人： CHOI BYUNG KWAN
IPC分类号： H05K3/28 , C09D11/52
CPC分类号： H05K3/0064 , H05K3/227 , H05K2201/0989 , H05K2203/0143 , H05K2203/0278
摘要： PURPOSE: A manufacturing method of a wiring board is provided to improve thickness uniformity by reducing a deviation of a solder resist ink thickness, thereby improving efficiency of a wiring board manufacturing process. CONSTITUTION: A base substrate is prepared. The base substrate is pre-processed. A solder resist layer of a predetermined thickness is formed by spraying solder resist ink on the base substrate. The substrate is dried. A polyethylene terephthalate film is laminated on the upper part of the solder resist layer. The thickness of the solder resist layer is uniformly formed by decompressing the base substrate. An exposure process and a developing process are performed with respect to the solder resist layer.
摘要翻译：目的：提供一种布线板的制造方法，通过减少阻焊油墨厚度的偏差来提高厚度均匀性，从而提高线路板制造工艺的效率。构成：制备基底。基底基材是预处理的。通过在基底基板上喷涂阻焊油墨来形成预定厚度的阻焊层。将基材干燥。在阻焊层的上部层叠聚对苯二甲酸乙二醇酯膜。阻焊层的厚度通过对基底基板进行减压而均匀地形成。对阻焊层进行曝光处理和显影处理。

10. 发明公开

KR1020120034244A 전극의 접속 방법 및 그것에 사용되는 접속 조성물 有权
标题翻译：用于连接电极的方法及其连接组合物
公开(公告)号：KR1020120034244A
公开(公告)日：2012-04-10
申请号：KR1020127004682
申请日：2010-07-22
申请人： 헨켈 코포레이션
发明人： 이다,가즈토시 , 첸,춘푸
IPC分类号： H05K3/36 , H05K1/14 , G09F9/00 , G02F1/1345
CPC分类号： H05K3/361 , G02F1/13452 , H05K3/305 , H05K2201/0108 , H05K2201/10977 , H05K2203/0278 , H05K2203/1476
摘要： 본 발명에 있어서, 이 전극의 접속 방법은 투명 기판 (21) 상에 형성된 제1 전극 (11)을 포함하는 제1 접속부와, 플렉시블 기판 (11) 상에 형성된 제2 전극 (12)를 포함하는 제2 접속부를 접착함과 함께, 상기 제1 전극과 상기 제2 전극을 전기적으로 접속하는 방법으로서, 상기 제1 접속부 및 상기 제2 접속부 중의 적어도 하나에 (a) 경화성 수지 성분 및 (b) 광 경화 개시 성분을 함유하고 또한 광 조사에 의해 지연 경화성을 갖는 접속 조성물 (13, 14)을 도포하는 공정, 도포된 상기 접속 조성물에 광 조사하는 제1 광 조사 공정 및 상기 접속 조성물이 경화하기 전에, 상기 제1 전극과 상기 제2 전극의 위치를 맞춰 상기 제1 접속부와 상기 제2 접속부를 서로 압박하고, 또한 광 조사하는 제2 광 조사 공정을 갖는다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式