专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101539404B1 비휘발성 기억 소자 및 그 제조 방법 有权
标题翻译：非易失性记忆体装置及其形成方法
公开(公告)号：KR101539404B1
公开(公告)日：2015-07-27
申请号：KR1020100001757
申请日：2010-01-08
申请人： 삼성전자주식회사
发明人： 이재덕 , 파이루신알버트 , 조병규 , 최정달 , 허성회 , 설광수 , 이도현
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L29/42336 , H01L27/11521 , H01L29/42324 , H01L29/4234 , H01L29/42352 , H01L29/7881 , H01L29/792
摘要： 비휘발성기억소자및 그제조방법을제공한다. 기판상에터널절연패턴이제공되고, 터널절연패턴상에플로팅게이트가제공되고, 플로팅게이트상에전하트랩사이트를갖는플로팅게이트캡이제공되고, 플로팅게이트캡 상에게이트절연패턴이제공되고, 게이트절연패턴상에컨트롤게이트가제공된다.

2. 发明授权

KR101533447B1 반도체 소자 有权
公开(公告)号：KR101533447B1
公开(公告)日：2015-07-02
申请号：KR1020090093315
申请日：2009-09-30
申请人： 삼성전자주식회사
发明人： 파이루신알버트 , 설광수 , 이재덕
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L29/4234 , H01L27/11521 , H01L27/11568 , H01L29/42336 , H01L29/66825 , H01L29/66833 , H01L29/7881 , H01L29/7883 , H01L29/792
摘要： 반도체소자가제공된다. 반도체소자는전하저장패턴을덮되, 전하저장패턴의모서리영역을덮는블로킹막의부분의두께가나머지부분의두께보다두꺼워, 전하저장패턴의모서리영역에전계가집중되는것이완화될수 있다.

3. 发明公开

KR1020140062601A 반도체 소자 및 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020140062601A
公开(公告)日：2014-05-26
申请号：KR1020120128224
申请日：2012-11-13
申请人： 삼성전자주식회사
发明人： 유호인 , 조태희 , 김근남 , 염계희 , 박정환 , 장현우
IPC分类号： H01L27/00 , H01L21/77 , H01L21/70 , H01L29/78
CPC分类号： H01L27/1052 , H01L21/76829 , H01L27/10876 , H01L27/10894 , H01L29/42336
摘要： A semiconductor device and a method of manufacturing the same are provided. A semiconductor device may include a substrate having a cell region and a peripheral region, a cell gate electrode which is buried in a groove which crosses the cell active part of the cell region, a cell line pattern which crosses the upper part of the cell gate electrode and is connected to a first source/drain region which is formed in the cell active part of the one side of the cell gate electrode, a peripheral gate pattern which crosses the upper part of the peripheral active part of the peripheral region, a planarized interlayer dielectric which is arranged on the substrate around the peripheral gate pattern, and a capping insulating layer which is arranged on the planarized interlayer dielectric and the upper surface of the peripheral gate pattern. The capping insulating layer may include an insulating material which has etch selectivity to the planarized interlayer dielectric.
摘要翻译：提供半导体器件及其制造方法。半导体器件可以包括具有单元区域和外围区域的基板，埋在与单元区域的单元有源部分交叉的沟槽中的单元栅极电极，与单元栅极的上部交叉的单元线图案并且连接到形成在单元栅电极的一侧的单元有源部分中的第一源极/漏极区域，与周边区域的外围有源部分的上部交叉的周边栅极图案，平面化布置在周围栅极图案周围的基板上的层间电介质，以及布置在平坦化的层间电介质和外围栅极图案的上表面上的封盖绝缘层。封盖绝缘层可以包括对平坦化的层间电介质具有蚀刻选择性的绝缘材料。

4. 发明授权

KR101358693B1 불연속 저장 소자들을 포함하는 전자 디바이스 失效
标题翻译：电子设备包括不连续的存储元件
公开(公告)号：KR101358693B1
公开(公告)日：2014-02-07
申请号：KR1020087001921
申请日：2006-07-24
申请人： 엔엑스피 유에스에이, 인코포레이티드
发明人： 친달로르,고리샨카,엘. , 인게르솔,폴,에이. , 스위프트,크래이그,티.
IPC分类号： H01L27/115 , H01L29/94 , H01L21/8247 , B82Y10/00
CPC分类号： H01L29/7881 , B82Y10/00 , G11C16/0433 , G11C16/0458 , G11C16/0475 , G11C16/0491 , H01L21/28273 , H01L21/28282 , H01L27/115 , H01L27/11556 , H01L27/11568 , H01L29/42332 , H01L29/42336 , H01L29/42348 , H01L29/42352 , H01L29/66825 , H01L29/66833 , H01L29/792 , H01L29/7926
摘要： 전자 디바이스는 트렌치(22,23) 내에 놓인 불연속 저장 소자들(64)을 포함할 수 있다. 전자 디바이스는 벽과 바닥을 포함하고 기판(12)의 주 표면으로부터 신장하는 트렌치를 포함하는 기판을 포함할 수 있다. 전자 디바이스는 또한 불연속 저장 소자들을 포함할 수 있고, 불연속 저장 소자들의 일부분은 적어도 트렌치 내에 놓인다. 전자 디바이스는 제 1 게이트 전극을 더 포함할 수 있고, 불연속 저장 소자들의 부분 중 적어도 일부가 제 1 게이트 전극과 트렌치의 벽 사이에 놓인다. 전자 디바이스는 기판의 주 표면 및 제 1 게이트 전극 위에 놓인 제 2 게이트 전극을 더 포함할 수 있다.
비휘발성 메모리 어레이(NVM), 불연속 저장 소자, SOI, 도핑 영역, 전하 저장 영역, 게이트 전극, 트렌치, 실리콘 나노결정, 금속 나노클러스터

5. 发明公开

KR1020130046223A 비휘발성 메모리 장치 및 그 제조 방법 审中-实审
标题翻译：非易失性存储器件及其制造方法
公开(公告)号：KR1020130046223A
公开(公告)日：2013-05-07
申请号：KR1020110110672
申请日：2011-10-27
申请人： 삼성전자주식회사
发明人： 김홍석 , 김용석 , 임헌형 , 황기현
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L21/28273 , H01L27/11521 , H01L29/42336 , H01L29/66825 , H01L29/7881 , H01L21/76256
摘要： PURPOSE: A non-volatile memory device and a manufacturing method thereof are provided to prevent field concentration in the upper part of a gate and to improve an operation characteristic. CONSTITUTION: A floating gate is formed on a substrate. The floating gate includes an upper and a lateral surface. A lower shielding layer(141) includes a first lower shielding layer and a second shielding layer. An intergated insulating layer(150) is formed on the lower shielding layer. A control gate(161) is formed on the intergated insulating layer.
摘要翻译：目的：提供一种非易失性存储器件及其制造方法，以防止栅极上部的场集中并改善操作特性。构成：在基板上形成浮栅。浮动门包括上表面和侧表面。下屏蔽层（141）包括第一下屏蔽层和第二屏蔽层。在下屏蔽层上形成间隔绝缘层（150）。在隔离绝缘层上形成控制栅极（161）。

6. 发明授权

KR101160017B1 Floating gate type non-volatile memory device and method for manufacturing the same 无效
标题翻译：浮动门类型非易失性存储器件及其制造方法
公开(公告)号：KR101160017B1
公开(公告)日：2012-06-25
申请号：KR20100114936
申请日：2010-11-18
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L29/7883 , H01L21/28273 , H01L27/11521 , H01L27/11556 , H01L29/42336 , H01L29/513
摘要： A floating gate type semiconductor memory device includes a tunnel insulating layer, a floating gate formed on the tunnel insulating layer, a control gate electrode formed over the floating gates, a charge blocking layer formed between the floating gates and the control gate electrode, and a barrier layer formed in one or more areas of an area between the charge blocking layer and the control gate electrode and an area between the floating gate and the charge blocking layer and on an area corresponding to the sidewall of the floating gate.

7. 发明授权

KR101001257B1 이이피롬 및 그의 제조방법 失效
标题翻译：用于制造EEPROM的EEPROM和方法
公开(公告)号：KR101001257B1
公开(公告)日：2010-12-14
申请号：KR1020080097656
申请日：2008-10-06
申请人： 주식회사 디비하이텍
发明人： 고광영
IPC分类号： H01L27/115
CPC分类号： H01L27/11521 , H01L21/28273 , H01L27/11558 , H01L29/42328 , H01L29/42336 , H01L29/66825 , H01L29/7883
摘要： 본 발명에 의한 이이피롬은 반도체 기판 내에 형성된 터널링 영역과, 상기 반도체 기판 내에 형성되고, 소자 분리막에 의해 상기 터널링 영역과 서로 분리되는 제어 게이트 영역과, 상기 터널링 영역과 상기 소자 분리막 사이의 반도체 기판 내의 트렌치 영역에 형성된 터널 산화막 및 상기 터널 산화막 상부 전면에 형성된 폴리 실리콘막을 포함함을 특징으로 한다.
이이피롬, 플로팅 폴리

8. 发明公开

KR1020100057518A 비휘발성 반도체 메모리 失效
标题翻译：非易失性半导体存储器
公开(公告)号：KR1020100057518A
公开(公告)日：2010-05-31
申请号：KR1020090112823
申请日：2009-11-20
申请人： 가부시끼가이샤 도시바
发明人： 니시하라기요히또 , 아라이후미따까
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L29/42336 , H01L21/764 , H01L27/11521 , H01L27/11524 , H01L29/7881 , H01L21/28273
摘要： PURPOSE: A nonvolatile semiconductor memory is that insulator is formed in the floating gate electrode upper potion and control gate between electrodes. The coupling capacitance of the control gate between electrode and floating gate electrode is reduced. CONSTITUTION: The element area is formed into the first direction between the adjacent isolation insulating layer(10) of 2. The diffusion layer of 2 is formed within the element area. The turner insulating layer(2A) is formed on the surface of the element area. The charge storing layer is formed on the turner insulating layer. The first insulator(4A) is formed on the upper side of the charge storing layer. The insulating layer(5A) is formed between electrode on the isolation insulating layer.
摘要翻译：目的：非易失性半导体存储器是在浮栅电极上部电极和电极之间的控制栅极上形成绝缘体。电极和浮栅电极之间的控制栅极的耦合电容减小。构成：元件区域形成在相邻的隔离绝缘层（10）之间的第一方向上.2的扩散层形成在元件区域内。转子绝缘层（2A）形成在元件区域的表面上。电荷存储层形成在转子绝缘层上。第一绝缘体（4A）形成在电荷存储层的上侧。绝缘层（5A）形成在隔离绝缘层上的电极之间。

9. 发明公开

KR1020090019130A 플래시 메모리 소자 및 그의 제조 방법 失效
标题翻译：闪存存储器件及其制造方法
公开(公告)号：KR1020090019130A
公开(公告)日：2009-02-25
申请号：KR1020070083342
申请日：2007-08-20
申请人： 에스케이하이닉스 주식회사
发明人： 장필순 , 장희현
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L29/42336 , H01L27/115 , H01L27/11521 , H01L21/31051 , H01L21/76224 , H01L29/66825
摘要： A flash memory device and a manufacturing method thereof are provided to remove an EFH(Effective Field Oxide Height) control process of an element isolation layer by forming a dielectric layer made of high dielectric material between a floating gate and a control gate. A flash memory device includes a tunnel insulating layer(102a), a floating gate, an element isolation layer(110), a dielectric layer(112) and a control gate. The tunnel insulating layer and the floating gate are stacked in an active region of a semiconductor substrate(100). The element isolation layer is formed in an inactive region of the semiconductor substrate. The element isolation layer is protruded higher than the floating gate. The dielectric layer is formed on the semiconductor substrate including the floating gate and the element isolation layer. The control gate is formed in the upper part of the dielectric layer. The element isolation layer is protruded higher than the floating gate as much as 300 or 500 angstrom. The dielectric layer is made of the high dielectric material.
摘要翻译：提供闪速存储器件及其制造方法，通过在浮栅和控制栅之间形成由高介电材料制成的电介质层来去除元件隔离层的EFH（有效场氧化物高度）控制过程。闪存器件包括隧道绝缘层（102a），浮动栅极，元件隔离层（110），电介质层（112）和控制栅极。隧道绝缘层和浮置栅极堆叠在半导体衬底（100）的有源区中。元件隔离层形成在半导体衬底的非活性区域中。元件隔离层突出高于浮动栅极。在包括浮置栅极和元件隔离层的半导体衬底上形成电介质层。控制栅极形成在电介质层的上部。元件隔离层比浮栅高出多达300或500埃。电介质层由高电介质材料制成。

10. 发明授权

KR100853323B1 불휘발성 반도체 기억장치 有权
标题翻译：非易失性半导体存储器件
公开(公告)号：KR100853323B1
公开(公告)日：2008-08-20
申请号：KR1020070069245
申请日：2007-07-10
申请人： 가부시끼가이샤 도시바
发明人： 히로시아카호리 , 와카코다케우치 , 아츠히로사토
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/11521 , H01L21/28273 , H01L27/115 , H01L29/42336
摘要： 본 발명은, 게이트전극간 절연막의 누설전류를 억제하고, 전기적 신뢰성을 향상시킨 불휘발성 반도체 기억장치를 제공한다.
반도체기판 상에 행렬모양으로 형성된 복수의 메모리소자와, 동일 열방향의 메모리소자에 선택적으로 접속되는 복수의 비트선 및, 동일 행방향의 메모리소자에 접속되는 복수의 워드선을 구비하되, 각 메모리소자가 반도체기판 상에 순차 형성된 제1게이트 절연막, 전하축적층, 제2게이트 절연막, 제어전극과, 전하축적층의 대향하는 측면을 따라 상기 실리콘기판 상면에 형성된 1쌍의 불순물 주입층을 구비하고, 비트선에 수직한 단면에서 전하축적층의 상부 코너부 또는 표면 요철부(凹凸部)의 곡률반경을 r, 제2게이트 절연막의 실리콘 산화막 환산 막두께를 d로 할 때, r/d가 0.5 이상이다.
摘要翻译：本发明提供抑制栅极间绝缘膜的漏电流并提高电可靠性的非易失性半导体存储装置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式