专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102237700B1 수직형 메모리 장치 및 그 제조 방법 有权
公开(公告)号：KR102237700B1
公开(公告)日：2021-04-08
申请号：KR1020130145724
申请日：2013-11-27
申请人： 삼성전자주식회사
发明人： 장병현 , 유동철 , 황기현 , 남필욱 , 안재영
IPC分类号： H01L27/115
摘要： 상술한본 발명의일 목적을달성하기위한수직형메모리장치는복수의채널어레이들, 전하저장막구조물, 복수의게이트전극들을포함한다. 상기채널어레이는각각이상기제1 방향을따라연장되고, 상기제1 방향및 상기제2 방향에수직한제3 방향에서보았을때 상기기판의제1 영역의중앙부에위치하며, 상기제3 방향을따라복수개로형성된제1 채널들을포함하는제1 채널열(channel column), 상기제3 방향에서보았을때 상기제1 영역의가장자리에위치하며, 상기제1 채널들로부터상기제3 방향과예각을이루는제4 방향에각각배치되는복수의제2 채널들을포함하는제2 채널열 및상기제3 방향에서보았을때 상기제1 영역의가장자리에위치하며, 상기제2 채널들로부터상기제2 방향으로이격되어배치되는복수개의제3 채널들을포함하는제3 채널열을포함한다. 상기전하저장막구조물은상기기판의상면에평행한제2 방향을따라상기각 채널들의측벽상에순차적으로적층된터널절연막패턴, 전하저장막패턴및 블로킹막패턴을포함한다.

2. 发明授权

KR102101841B1 수직형 비휘발성 메모리 소자 有权
公开(公告)号：KR102101841B1
公开(公告)日：2020-04-17
申请号：KR1020130128773
申请日：2013-10-28
申请人： 삼성전자주식회사
发明人： 남필욱 , 양준규 , 안재영 , 유동철 , 임헌형 , 황기현
IPC分类号： H01L27/115 , H01L21/8247

3. 发明授权

KR102002802B1 반도체 장치 有权
公开(公告)号：KR102002802B1
公开(公告)日：2019-07-23
申请号：KR1020120098467
申请日：2012-09-05
申请人： 삼성전자주식회사
发明人： 이욱형 , 전종식 , 심선일 , 안재영 , 이주열 , 황기현 , 김한수 , 이운경 , 장재훈 , 조원석
IPC分类号： H01L27/115 , H01L21/8247

4. 发明授权

KR101916222B1 수직 구조의 비휘발성 메모리 소자 및 그 제조 방법 有权
公开(公告)号：KR101916222B1
公开(公告)日：2018-11-08
申请号：KR1020110040973
申请日：2011-04-29
申请人： 삼성전자주식회사
发明人： 양준규 , 황기현 , 남필욱 , 안재영 , 최한메 , 유동철
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L29/7926 , H01L27/11556 , H01L27/11582 , H01L29/7889
摘要： 본발명의사상은수직구조의비휘발성메모리소자에서게이트유전막의돌출문제를해결하고 GSL 전극의저항을낮춤으로써, 고집적화되고신뢰성이향상된수직구조의비휘발성메모리소자및 그제조방법을제공한다. 그비휘발성메모리소자의제조방법은기판상에제1 희생막을형성하는단계; 상기제1 희생막상에, 상기제1 희생막에대하여식각선택성을갖는절연막들및 제2 희생막들을교대로적층하는단계; 상기제2 희생막들및 상기절연막들을관통하여상기제1 희생막을노출시키는단계; 노출된상기제1 희생막을식각함으로써상기기판의제1 부분을노출시키는제1 개구부를형성하는단계; 상기제1 개구부의측벽및 하면에게이트유전막을형성하는단계; 상기게이트유전막상에상기기판과전기적으로연결되는채널막을형성하는단계; 상기제1 개구부로부터이격되고, 상기제2 희생막들, 상기절연막들및 상기제1희생막을관통하여상기기판의제2 부분을노출시키는제2 개구부를형성하는단계; 상기제2 개구부를통해노출된상기제2 희생막들을제거하는단계; 상기제2 개구부를통해노출된상기제1 희생막을제거하는단계; 및상기제1 희생막및 제2 희생막들이제거된부분을도전물질막으로채우는단계;를포함한다.

5. 发明授权

KR101842237B1 3차원 반도체 메모리 소자 및 이를 제조하는 방법 有权
标题翻译：三维半导体存储器件及其制造方法
公开(公告)号：KR101842237B1
公开(公告)日：2018-03-27
申请号：KR1020110036353
申请日：2011-04-19
申请人： 삼성전자주식회사
发明人： 채수두 , 황기현 , 최한메 , 임승현
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/11582 , G11C5/02 , G11C16/0483 , H01L27/1157
摘要： 3차원반도체메모리소자및 이를제조하는방법을제공한다. 3차원반도체메모리소자는, 기판상에제1 게이트패턴및 제2 게이트패턴이번갈아적층된적층구조물, 적층구조물을관통하는수직활성패턴, 제1 게이트패턴들및 수직활성패턴사이에개재된제1 유전패턴들및 제2 게이트패턴들과수직활성패턴사이에개재되는제1 부분및 제1 부분으로부터인접한제1 및제2 게이트패턴들사이로연장되는제2 부분을각각포함하는제2 유전패턴들포함한다. 인접한제1 및제2 게이트패턴들이격거리는제2 부분의두께의 2배보다실질적으로작다.
摘要翻译：提供了一种三维半导体存储器件及其制造方法。三维半导体存储装置中，第一基板上的第一栅极图案和该图案被交替叠层堆，通过堆叠中的第二栅垂直活动模式时，第一栅极图案和垂直有源图案之间包括所述第二电介质图案包括电介质图案和所述第二第一mitje第二栅极与所述栅极图案相邻的图案与所述第一部分和所述第一部分分别位于垂直活动模式之间延伸的第二部分，。相邻的第一和第二栅极图案之间的距离显着小于第二部分的厚度的两倍。

6. 发明授权

KR101719217B1 3차원 반도체 장치 및 그 제조 방법 有权
公开(公告)号：KR101719217B1
公开(公告)日：2017-03-24
申请号：KR1020100064415
申请日：2010-07-05
申请人： 삼성전자주식회사
发明人： 박찬진 , 황기현 , 최한메 , 유동철 , 황완식
IPC分类号： H01L27/115 , H01L21/8247 , H01L27/108 , H01L21/8242
CPC分类号： H01L27/11582 , H01L27/1157
摘要： 3차원반도체장치및 그제조방법이제공된다. 이장치는차례로적층된도전패턴들을포함하면서기판상에배치되는도전구조체, 도전구조체를관통하여기판의상부면에삽입되는반도체패턴, 및반도체패턴과도전구조체사이에개재되는절연막구조체를포함한다. 반도체패턴은수평적으로연장되어절연막구조체의아래에서기판의측벽과직접접촉한다.

7. 发明授权

KR101688614B1 트랜지스터 有权
标题翻译：三极管
公开(公告)号：KR101688614B1
公开(公告)日：2016-12-22
申请号：KR1020100019544
申请日：2010-03-04
申请人： 삼성전자주식회사
发明人： 김지용 , 이운경 , 김성길 , 강진규 , 이정환 , 구본영 , 황기현 , 주병선 , 노진태
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L27/11526 , H01L21/28 , H01L21/76841 , H01L23/48 , H01L23/535 , H01L27/11521 , H01L27/11568 , H01L27/11573 , H01L29/4958 , H01L29/78 , H01L29/788 , H01L29/7883 , H01L29/792 , H01L2924/0002 , H01L2924/00
摘要： 반도체소자및 이를제조하는방법을제공한다. 반도체소자는, 기판에형성된전하저장패턴, 전하저장패턴상에형성된유전패턴, 유전패턴상에배치되고제1 농도의제1 불순물이도핑된실리콘을포함하는제1 도전패턴, 그리고, 제1 도전패턴상에배치되고제2 농도의제2 불순물이도핑된금속실리사이드를포함하는제2 도전패턴을포함한다. 이때, 제1 농도는제2 농도보다높을수 있다.
摘要翻译：提供半导体器件和制造半导体器件的方法。半导体器件包括形成在衬底上的电荷存储图案; 形成在电荷存储图案上的电介质图案; 第一导电图案，包括掺杂有第一浓度的第一杂质的硅，所述第一导电图案设置在所述电介质图案上; 以及第二导电图案，其包括掺杂有第二浓度的第二杂质的金属硅化物，所述第二导电图案设置在所述第一导电图案上。第一浓度可能高于第二浓度。

8. 发明公开

KR1020150110142A 기판 로딩용 보트 审中-实审
标题翻译：装载滚筒的船
公开(公告)号：KR1020150110142A
公开(公告)日：2015-10-02
申请号：KR1020140034124
申请日：2014-03-24
申请人： 삼성전자주식회사
发明人： 이웅 , 안경원 , 양철규 , 임헌형 , 황기현
IPC分类号： H01L21/683 , H01L21/677 , H01L21/673
CPC分类号： H01L21/67309 , H01L21/6875 , H01L21/68771 , H01L21/68785
摘要： 기판로딩용보트가제공된다. 상기기판로딩용보트는, 제1 방향으로연장되어형성되는지지기둥및 지지기둥에부착되어반도체기판을지지하고, 제1 방향과교차하는제2 방향으로돌출되도록형성되는지지로드를포함하고, 지지로드는, 반도체기판과접촉하고, 제2 방향으로이격되어형성되는복수의접촉부와, 복수의접촉부를연결하도록형성되고, 반도체기판과비접촉하는연결부를포함한다.
摘要翻译：提供用于装载基板的船。用于装载基板的船包括：沿第一方向延伸的支撑柱; 以及支撑杆，其附接到所述支撑柱以支撑半导体衬底并且沿与所述第一方向交叉的第二方向突出。所述支撑杆包括：多个接触部件，其与所述半导体基板接触并且在所述第二方向上间隔开; 以及与多个接触部分连接并且不与半导体衬底接触的连接部分。

9. 发明授权

KR101499849B1 비휘발성 메모리 장치 有权
标题翻译：非易失性存储器件
公开(公告)号：KR101499849B1
公开(公告)日：2015-03-11
申请号：KR1020080114593
申请日：2008-11-18
申请人： 삼성전자주식회사
发明人： 박광민 , 임주완 , 백승재 , 최시영 , 황기현 , 이주열
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L29/792 , H01L21/28282 , H01L27/11568
摘要： 차지 트랩형 비휘발성 메모리 장치가 제공된다. 비휘발성 메모리 장치는 반도체 기판 상에 형성된 게이트 전극, 반도체 기판과 게이트 전극 사이에 형성된 전하 트랩핑층, 전하 트랩핑층과 반도체 기판 사이에 형성된 전하 터널링층, 및 게이트 전극과 전하 트랩핑층 사이에 형성된 전하 블록킹층을 포함하고, 전하 트랩핑층은 제 1 에너지 밴드 갭을 갖는 제 1 전하 트랩핑층과, 제 1 에너지 밴드 갭보다 큰 제 2 에너지 밴드 갭을 갖는 제 2 전하 트랩핑층을 포함하며, 제 1 및 제 2 전하 트랩핑층이 반복되어 적층되며, 전하 트랩핑층의 상기 제 1 및 제 2 에너지 밴드 갭은, 전하 터널링층 및 전하 블록킹층의 에너지 밴드 갭보다 작다.
전하 트랩핑층, 전하 이동, 에너지 장벽

10. 发明公开

KR1020140127713A 반도체 소자의 제조 방법 审中-实审
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020140127713A
公开(公告)日：2014-11-04
申请号：KR1020130061113
申请日：2013-05-29
申请人： 삼성전자주식회사
发明人： 김태곤 , 강종훈 , 안재영 , 양준규 , 최한메 , 황기현
IPC分类号： H01L21/8247 , H01L27/115 , H01L21/66 , H01L21/265
CPC分类号： H01L27/11582 , H01L21/02362 , H01L21/265 , H01L21/823487 , H01L29/66833 , H01L29/7926
摘要： 본 발명은 반도체 소자의 제조방법에 대한 것이다. 본 발명에 따른 반도체 소자의 제조방법은, 예비 적층 구조체, 관통홀, 보호막 및 유전막을 형성하고, 채널 패턴, 갭필 패턴 및 콘택 패턴을 형성하고, 오프셋 옥사이드를 형성하고, 및 상기 오프셋 옥사이드를 반응성 가스 클러스터이온빔으로 스캔하는 것을 포함할 수 있다.
摘要翻译：本发明涉及半导体器件的制造方法。根据本发明的制造半导体器件的方法包括：形成预加载结构，通孔，保护层和电介质层; 形成通道图案，间隙填充图案和接触图案; 形成偏移氧化物; 并用反应性气体簇离子束扫描偏移氧化物。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式