专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102090491B1 전자 장치 및 이의 제어 방법 有权
公开(公告)号：KR102090491B1
公开(公告)日：2020-03-18
申请号：KR1020150109617
申请日：2015-08-03
申请人： 삼성전자주식회사
发明人： 김용호 , 김주호 , 라진 , 류종현 , 정문일 , 송현민 , 김홍석 , 손동현
IPC分类号： G09G3/20 , G06F3/0488 , H01L27/32

2. 发明公开

KR1020170041999A 전동기 및 이를 포함하는 압축기 审中-实审
标题翻译：电动机和压缩机包含它们
公开(公告)号：KR1020170041999A
公开(公告)日：2017-04-18
申请号：KR1020150141366
申请日：2015-10-08
申请人： 삼성전자주식회사
发明人： 윤태호 , 고병수 , 김홍석 , 이형철 , 김영관
IPC分类号： H02K1/24 , H02K1/12 , F04C23/02
CPC分类号： H02K21/14 , F04C18/34 , F04C23/003 , F04C29/02 , F04C2210/26 , F04C2240/40 , H02K1/146 , H02K1/2706 , H02K3/18 , H02K7/14 , H02K29/03 , H02K2201/03 , H02K2213/03
摘要： 본발명의일 실시예에의하면, 전동기는, 내면에돌출형성된티스부를가지는중공형상의고정자; 및상기중공에삽입되어상기티스부와대향되는외면을가지며, 내부에복수의극을구비하는회전자;를포함하고, 상기회전자는극과극 사이에브릿지부가형성되고, 상기회전자의회전방향을기준으로상기브릿지부의전방및 후방에각각함몰형성된전방회전자홈및 후방회전자홈을가질수 있다.
摘要翻译：根据本发明的一个实施例，一种电动机包括：具有从内表面突出的齿部的中空定子; 以及转子，所述转子插入到所述空腔中并且具有与所述齿部相对的外表面，所述转子在其中具有多个磁极，其中所述转子在所述磁极和所述磁极之间具有桥，并且可以分别具有形成在桥部的前部和后部中的前转子凹部和后转子凹部作为标准。

3. 发明公开

KR1020150106230A 열교환기 및 그 제조방법 그리고 열교환기를 포함하는 공기조화기용 실외기 审中-实审
标题翻译：换热器及其制造方法以及具有热交换器的空气调节器的室外单元
公开(公告)号：KR1020150106230A
公开(公告)日：2015-09-21
申请号：KR1020140028482
申请日：2014-03-11
申请人： 삼성전자주식회사
发明人： 김홍석 , 권명종 , 오승진
IPC分类号： F28F1/32 , F28F21/08 , F24F1/00
CPC分类号： F25B39/022 , B23P15/26 , F28D1/0477 , F28D2021/0071 , F28F1/32 , F28F17/00 , F28F19/02 , F28F2215/00 , F28F2245/02 , Y10T29/4935
摘要： 열교환 효율이 향상되도록 개선된 구조를 가지는 열교환기 및 그 제조방법 그리고 열교환기를 포함하는 공기조화기용 실외기를 개시한다. 본 발명의 사상에 따른 열교환기는 냉매가 흐르는 냉매관 및 상기 냉매관의 외주면에 결합되는 복수의 핀을 포함하고, 상기 복수의 핀은 공기가 흐르는 방향으로 하류측에 위치하는 제 1영역 및 상기 공기가 흐르는 방향으로 상류측에 위치하는 제 2영역을 포함하고, 상기 제 1영역 및 상기 제 2영역 상에는 적어도 하나의 코팅층이 형성되고, 상기 제 1영역 및 상기 제 2영역의 두께는 서로 상이한 것을 특징으로 한다.
摘要翻译：公开了一种具有提高热交换效率的改进结构的热交换器，其制造方法以及包括热交换器的空调的室外单元。根据本发明，一种热交换器包括：制冷剂流过的制冷剂管和连接到制冷剂管的外周面的多个销。销包括位于空气流动方向的下游侧的第一区域和位于空气流动方向上游侧的第二区域。在第一区域和第二区域上形成至少一个涂层，其中第一区域和第二区域的厚度彼此不同。

4. 发明授权

KR101338166B1 비휘발성 기억 소자 및 그 소자의 형성 방법 有权
标题翻译：非易失性存储器件及其方法
公开(公告)号：KR101338166B1
公开(公告)日：2013-12-06
申请号：KR1020070070152
申请日：2007-07-12
申请人： 삼성전자주식회사
发明人： 백승재 , 김홍석 , 최시영 , 황기현 , 현상진
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L29/792 , H01L21/28282 , H01L29/42348 , H01L29/513 , H01L29/66833
摘要： 본 발명은 비휘발성 기억 소자 및 그 형성 방법을 제공한다. 이 소자는 반도체 기판 상에 형성된 터널 절연막, 터널 절연막 상에 형성된 전하 저장막, 전하 저장막 상에 형성된 블로킹 절연막, 및 블로킹 절연막 상에 형성된 제어 게이트 전극을 포함하되, 터널 절연막은 상기 반도체 기판 상에 차례로 적층된 제1 터널 절연막 및 제2 터널 절연막을 포함하고, 제2 터널 절연막의 밴드갭은 제1 터널 절연막의 밴드갭 보다 크다.
Flash 메모리, 밴드갭, 터널 절연막

5. 发明授权

KR101273469B1 프로세서 및 인스트럭션 프로세싱 방법 有权
标题翻译：处理器和指令处理方法
公开(公告)号：KR101273469B1
公开(公告)日：2013-06-14
申请号：KR1020070111717
申请日：2007-11-02
申请人： 삼성전자주식회사
发明人： 김희석 , 김홍석 , 오태욱
IPC分类号： G06F9/06
摘要： 프로세서및 인스트럭션프로세싱방법이제공된다. 본발명의인스트럭션프로세싱방법은 CGA에서실행되는인스트럭션들을포함하는복수의구성그룹들을설정하는단계, 상기설정된구성그룹들중에서하나이상의구성그룹을선택하는단계, 상기선택된하나이상의구성그룹의상기구성메모리내에서의배치를결정하는단계, 및상기결정된배치에따라상기선택된구성그룹의인스트럭션들과관련된정보를상기구성메모리에저장하는단계를포함하는것을특징으로하며, 이를통해 ILP를최대화할수 있다.

6. 发明公开

KR1020120043979A 비휘발성 기억 소자 및 비휘발성 기억 소자의 제조 방법 无效
标题翻译：非易失性存储器件及其形成方法
公开(公告)号：KR1020120043979A
公开(公告)日：2012-05-07
申请号：KR1020100105304
申请日：2010-10-27
申请人： 삼성전자주식회사
发明人： 양준규 , 김홍석 , 황기현 , 안재영 , 연국현
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L27/11521 , H01L21/764 , H01L27/11568 , H01L21/02362 , H01L21/31051 , H01L21/76224
摘要： PURPOSE: A non-volatile memory device and a manufacturing method thereof are provided to improve reliability and electrical properties by forming an air gap within a trench which defines active parts. CONSTITUTION: A tunnel dielectric film, a charge storage film, and a hard mask film are successively formed on a substrate(100). Trenches(103), a tunnel dielectric pattern(115a), an auxiliary charge storage pattern, and a hard mask pattern are formed by successively patterning the hard mask film, the charge storage film, and the tunnel dielectric film. A capping pattern(140) is formed by covering the upper part of the trench. A first air gap(105) is formed inside of the trench.
摘要翻译：目的：提供一种非易失性存储器件及其制造方法，以通过在限定有源部件的沟槽内形成气隙来提高可靠性和电性能。构成：在衬底（100）上依次形成隧道电介质膜，电荷存储膜和硬掩模膜。通过连续构图硬掩模膜，电荷存储膜和隧道电介质膜，形成沟槽（103），隧道电介质图案（115a），辅助电荷存储图案和硬掩模图案。通过覆盖沟槽的上部形成封盖图案（140）。第一气隙（105）形成在沟槽内部。

7. 发明公开

KR1020120003169A 고선택비 식각액 및 이를 이용한 반도체 소자의 제조 방법 无效
标题翻译：高选择性蚀刻剂和使用其制造半导体器件的方法
公开(公告)号：KR1020120003169A
公开(公告)日：2012-01-10
申请号：KR1020100063873
申请日：2010-07-02
申请人： 삼성전자주식회사
发明人： 김홍석 , 김진균 , 임헌형 , 황기현 , 안재영 , 양준규
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： C09K13/04 , H01L21/764 , H01L21/823437 , H01L27/11578 , H01L27/11582 , H01L29/7926 , H01L29/4232
摘要： PURPOSE: A high selectivity etchant and a method for manufacturing a semiconductor device using the same are provided to prevent interference between word lines by forming an air gap between gate patterns. CONSTITUTION: A plurality of gate patterns(130) are formed on a substrate(100). A first insulation layer(140) is buried between the gate patterns. A first insulation layer is wet-etched. A residue(160) of the first insulation layer is formed on the upper side of the gate pattern. An air gap(170) is formed between the plurality of gate patterns.
摘要翻译：目的：提供高选择性蚀刻剂和制造使用其的半导体器件的方法，以通过在栅极图案之间形成气隙来防止字线之间的干扰。构成：在衬底（100）上形成多个栅极图案（130）。第一绝缘层（140）被掩埋在栅极图案之间。第一绝缘层被湿蚀刻。第一绝缘层的残留物（160）形成在栅极图案的上侧。在多个栅极图案之间形成气隙（170）。

8. 发明公开

KR1020100035510A 스캐닝 장치, 네트워크 스캐닝 시스템 및 스캐닝 장치의 네트워크 스캔 방법 有权
标题翻译：扫描设备，网络扫描系统和网络扫描方法
公开(公告)号：KR1020100035510A
公开(公告)日：2010-04-05
申请号：KR1020080094931
申请日：2008-09-26
申请人： 삼성전자주식회사
发明人： 김홍석
IPC分类号： H04L12/26 , H04L12/28 , G06F3/12 , G06F15/16
CPC分类号： H04N1/00214 , H04N1/00204 , H04N1/00217 , H04N1/00222 , H04N1/00225 , H04N1/00795 , H04N1/00811 , H04N1/00824 , H04N1/33323 , H04N1/33369 , H04N1/33376 , H04N2201/0039 , H04N2201/33364
摘要： PURPOSE: A scanning apparatus, a network scanning system and the scanning method of the network scanning system are provided to reduce error in a network scan setting condition by searching a scan protocol, which is supportable by a host device, and subsequently displaying the search result of the scan protocol. CONSTITUTION: A scanning device receives intrinsic information for at least one host device(S120). The scanning device searches a scan protocol using the intrinsic information(S130). Based on the search result, the scanning device displays a supportable scan protocol(S140). The scanning device selects at least one protocol(S150). A scan option which corresponds to the selected protocol is set(S160).
摘要翻译：目的：提供一种扫描装置，网络扫描系统和网络扫描系统的扫描方法，通过搜索可由主机设备支持的扫描协议，随后显示搜索结果，减少网络扫描设置条件的错误的扫描协议。构成：扫描装置接收至少一个主机装置的固有信息（S120）。扫描装置使用固有信息搜索扫描协议（S130）。基于搜索结果，扫描设备显示可支持的扫描协议（S140）。扫描装置选择至少一个协议（S150）。对应于所选择的协议的扫描选项被设置（S160）。

9. 发明公开

KR1020090047326A 프로세서 및 인스트럭션 스케줄링 방법 失效
标题翻译：处理器和指令调度方法
公开(公告)号：KR1020090047326A
公开(公告)日：2009-05-12
申请号：KR1020070113435
申请日：2007-11-07
申请人： 삼성전자주식회사
发明人： 오태욱 , 김홍석 , 말키스캇 , 박현철
IPC分类号： G06F9/50
CPC分类号： G06F9/30065 , G06F9/3836
摘要： 프로세서 및 인스트럭션 스케줄링 방법이 제공된다. 본 발명의 인스트럭션 스케줄링 방법은 복수의 인스트럭션들 중 가장 높은 우선 순위를 가지는 제1 인스트럭션을 선택하는 단계; 상기 선택된 제1 인스트럭션 및 제1 시간 구간을 상기 복수의 연산 유닛들 중 하나에 할당하는 단계; 상기 제1 인스트럭션에 직접적으로 의존하는 하나 이상의 제2 인스트럭션 각각 및 하나 이상의 제2 시간 구간 각각을 상기 복수의 연산 유닛들 중 하나에 할당하는 단계; 및 상기 하나 이상의 제2 인스트럭션 각각 및 상기 하나 이상의 제2 시간 구간 각각이 상기 복수의 연산 유닛들 중 하나에 유효하게 할당되었는지 판단하는 단계를 포함하는 것을 특징으로 하며, 이를 통해 인스트럭션 스케줄링 시간을 줄일 수 있다.
CGA, 재구성 프로세서, 인스트럭션 스케줄링

10. 发明公开

KR1020080090933A 반도체 소자의 제조방법 无效
标题翻译：制造半导体器件的方法
公开(公告)号：KR1020080090933A
公开(公告)日：2008-10-09
申请号：KR1020070034414
申请日：2007-04-06
申请人： 삼성전자주식회사
发明人： 김홍석 , 황기현 , 최시영 , 백승재 , 양상렬 , 이주열 , 박광민
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L21/28273 , H01L21/31144 , H01L21/76224
摘要： A method for manufacturing a semiconductor device is provided to suppress lateral charge spreading while preventing failure from being generated during a following process by using a cutting method for the charge trap layer including a step of depositing a smooth poly silicon layer on a silicon nitride layer which becomes the charge trap layer by using Si3H8 as a source. A method for manufacturing a semiconductor device comprises the following steps of: sequentially forming a tunnel oxide layer, a silicon nitride layer and a poly silicon layer on a semiconductor substrate; forming a mask film pattern on the poly silicon layer; sequentially etching the poly silicon layer, the silicon nitride layer, the tunnel oxide layer and the semiconductor layer to the inside of the semiconductor substrate by using the mask layer pattern as etch mask to form a poly silicon layer pattern, a silicon nitride layer pattern(23a) and a tunnel oxide layer pattern(22a), thereby forming a groove; forming a first oxide layer pattern filling the groove; removing the mask film pattern to expose the poly silicon layer pattern; removing the poly silicon layer pattern to expose the silicon nitride layer pattern; and forming a gate material layer(27) on the silicon nitride layer pattern.
摘要翻译：提供一种制造半导体器件的方法，用于抑制横向电荷扩展，同时通过使用用于电荷捕获层的切割方法防止在后续处理中产生故障，包括在氮化硅层上沉积光滑多晶硅层的步骤通过使用Si3H8作为源，成为电荷陷阱层。一种制造半导体器件的方法包括以下步骤：在半导体衬底上依次形成隧道氧化物层，氮化硅层和多晶硅层; 在所述多晶硅层上形成掩模膜图案; 通过使用掩模层图案作为蚀刻掩模，将多晶硅层，氮化硅层，隧道氧化物层和半导体层依次蚀刻到半导体衬底的内部以形成多晶硅层图案，氮化硅层图案（ 23a）和隧道氧化物层图案（22a），从而形成凹槽; 形成填充所述槽的第一氧化物层图案; 去除掩模膜图案以暴露多晶硅图案; 去除所述多晶硅层图案以暴露所述氮化硅层图案; 以及在所述氮化硅层图案上形成栅极材料层（27）。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式