专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020170141308A 질화물 반도체 기판 제조방법 审中-实审
标题翻译：制造氮化物半导体衬底的方法
公开(公告)号：KR1020170141308A
公开(公告)日：2017-12-26
申请号：KR1020160073871
申请日：2016-06-14
申请人： 삼성전자주식회사
发明人： 탁영조 , 강삼묵 , 김미현 , 김준연 , 박영수
IPC分类号： H01L21/02 , H01L21/78 , H01L21/306
CPC分类号： H01L21/0254 , H01L21/02381 , H01L21/02389 , H01L21/02458 , H01L21/02502 , H01L21/02507 , H01L21/0251 , H01L21/02513 , H01L21/0262 , H01L21/02631 , H01L21/02639 , H01L21/02642 , H01L21/304 , H01L21/30604
摘要： 본발명의일 실시예는, 서로대향하는제1 면과제2 면을갖는실리콘기판을마련하는단계와, 제1 성장챔버에서상기실리콘기판의제1 면에질화물템플릿을성장시키는단계 - 상기질화물템플릿의성장과정에서상기실리콘기판의제2 면에실리콘화합물층이형성됨 - 와, 상기실리콘기판의제2 면으로부터상기실리콘화합물층을제거하는단계와, 제2 성장챔버에서상기질화물템플릿상에Ⅲ족질화물단결정을성장시키는단계와, 상기제2 성장챔버에서상기실리콘기판을제거하는단계를포함하는질화물반도체기판제조방법을제공한다.
摘要翻译：一个实施例中，第一表面的分配方法包括：提供具有第二表面的硅衬底，和在彼此面对本发明的第一个生长室中在氮化物模板生长到硅衬底的第一表面的第二步骤，其中所述氮化物模板在周围去除从硅衬底，在生长室中的第二ⅲ族氮化物单晶在氮化物模板的第二表面的硅化合物层形成在硅衬底的第二表面上该硅化合物层，和城堡的部分本发明还提供了一种制造氮化物半导体衬底的方法。

2. 发明公开

KR1020160098202A 헤테로지니어스 반도체 재료 통합 기술들 审中-实审
标题翻译：异质半导体材料整合技术
公开(公告)号：KR1020160098202A
公开(公告)日：2016-08-18
申请号：KR1020167013762
申请日：2014-11-19
申请人： 인텔 코포레이션
发明人： 레반더,알레잔드로엑스. , 전,기민
IPC分类号： H01L27/12 , H01L21/762 , H01L21/02 , H01L21/265 , H01L21/3105 , H01L21/311 , H01L29/06
CPC分类号： H01L27/1207 , H01L21/02002 , H01L21/02521 , H01L21/02634 , H01L21/02642 , H01L21/02647 , H01L21/265 , H01L21/31053 , H01L21/31111 , H01L21/76251 , H01L21/76254 , H01L27/1203 , H01L29/0649 , H01L29/26
摘要： 초기기판상의격자-부정합된반도체재료의층의헤테로에피택셜성장, 및통합을위한핸들웨이퍼또는다른적합한기판에의그 층의무결함부분의전사를위한기술들이개시된다. 일부실시예들에따라, 전사는각각이그 상부표면내에매립된격자-부정합된반도체재료의무결함아일랜드를갖는, 핸들웨이퍼/기판상에아일랜드형산화물구조체들의존재를야기할수 있다. 각각의무결함반도체아일랜드는하나이상의결정면체의에지를가질수 있고, 그것의수반하는산화물구조체와함께, 통합을위한평면의표면을제공할수 있다. 일부경우들에서, 제2의상이한반도체재료의층이전사된아일랜드들주위의영역들을채우기위해핸들웨이퍼/기판위에헤테로에피택셜성장할수 있다. 일부다른경우들에서, 핸들웨이퍼/기판자체는전사된아일랜드들주위의영역들을채우기위해호모에피택셜성장할수 있다.
摘要翻译：公开了在初始衬底上的晶格失配的半导体材料层的异质外延生长的技术，以及将该层的无缺陷部分转移到处理晶片或其它合适的衬底以进行集成。根据一些实施例，转移可能导致在手柄晶片/衬底上存在岛状氧化物结构，每个具有嵌入其上表面内的晶格失配的半导体材料的无缺陷岛。每个无缺陷的半导体岛可以具有一个或多个晶面的边缘，并且随着其伴随的氧化物结构可提供用于集成的平坦表面。在一些情况下，第二不同的半导体材料的层可以在手柄晶片/衬底上异质外延生长以填充转移的岛周围的区域。在一些其它情况下，处理晶片/衬底本身可以被同侧外延生长以填充转移的岛周围的区域。

3. 发明公开

KR1020150040660A 질화물 반도체층의 성장방법 및 이에 의하여 형성된 질화물 반도체 审中-实审
标题翻译：用于生长由其形成的氮化物半导体层和氮化物半导体的方法
公开(公告)号：KR1020150040660A
公开(公告)日：2015-04-15
申请号：KR1020130119447
申请日：2013-10-07
申请人： 삼성전자주식회사
发明人： 이문상 , 박성수
IPC分类号： H01L21/20 , H01L33/12
CPC分类号： H01L21/0254 , H01L21/02458 , H01L21/02472 , H01L21/02507 , H01L21/02513 , H01L21/02642 , H01L21/0265
摘要： 질화물반도체층의성장방법이개시된다. 개시된질화물반도체층의성장방법은, 기판을준비하는단계; 상기기판상에복수의나노구조물을형성하는단계; 상기나노구조물의일부가노출되도록상기기판상에제1 버퍼층을형성하는단계; 상기나노구조물을제거하여상기제1 버퍼층에보이드(void)를형성하는단계; 및상기보이드가형성된제1 버퍼층상에질화물반도체층을성장시키는단계;를포함한다.
摘要翻译：开始生长氮化物半导体层的方法。它包括准备衬底的步骤; 在上述基板上形成多个纳米结构的步骤; 在上述基板上形成第一缓冲层以暴露部分上述纳米结构的步骤; 通过去除上述纳米结构在上述第一缓冲层上形成空隙的步骤; 以及在形成上述空隙的第一缓冲层上生长氮化物半导体层的步骤。

4. 发明公开

KR1020140132524A 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법 审中-实审
标题翻译：具有异质结构的基板，使用其的氮化物半导体发光装置及其制造方法
公开(公告)号：KR1020140132524A
公开(公告)日：2014-11-18
申请号：KR1020130051781
申请日：2013-05-08
申请人： 엘지전자 주식회사
发明人： 김치선
IPC分类号： H01L33/12 , H01L33/22 , H01L33/02
CPC分类号： H01L33/12 , H01L21/02381 , H01L21/0242 , H01L21/02458 , H01L21/02491 , H01L21/02505 , H01L21/02513 , H01L21/0254 , H01L21/02614 , H01L21/02642 , H01L21/02658 , H01L29/0688 , H01L29/205 , H01L33/0075 , H01L33/0079 , H01L33/025
摘要： 본 발명은 발광 소자에 관한 것으로 특히, 이종 기판, 질화물 반도체 발광 소자 및 그 제조 방법에 관한 것이다. 이러한 본 발명은, 기저 기판; 상기 기저 기판 상에 위치하는 버퍼층; 상기 버퍼층 상에 위치하고 질화물 반도체를 포함하는 제 1반도체층; 상기 제 1반도체층 상에 위치하고 다수의 금속 입자를 포함하는 결함 차단층; 및 상기 결함 차단층 상에 위치하고 질화물 반도체를 포함하는 제 2반도체층을 포함하여 구성될 수 있다.
摘要翻译：本发明涉及一种发光装置。更具体地，本发明涉及具有异质结构的衬底，氮化物半导体发光器件及其制造方法。具有异质结构的衬底可以包括：下面的衬底; 位于下面的衬底上的缓冲层; 位于所述缓冲层上并且包括氮化物半导体的第一半导体层; 缺陷防止层，其位于所述第一半导体层上并且包括多个金属颗粒; 以及第二半导体层，其位于缺陷防止层上并且包括氮化物半导体层。

5. 发明公开

KR1020140082681A 반도체 디바이스 제조를 위한 프로세스 无效
标题翻译：一种半导体器件的制造工艺
公开(公告)号：KR1020140082681A
公开(公告)日：2014-07-02
申请号：KR1020147008574
申请日：2012-09-10
申请人： 테크니쉐 유니버시테트 델프트
发明人： 이시하라,료이치 , 판데르즈완,미첼
IPC分类号： H01L27/12
CPC分类号： H01L21/02592 , H01L21/02422 , H01L21/02425 , H01L21/0243 , H01L21/02532 , H01L21/02554 , H01L21/02565 , H01L21/02601 , H01L21/02614 , H01L21/02628 , H01L21/02642 , H01L21/02667 , H01L27/1292 , H01L51/0005
摘要： 기판, 바람직하게는 플라스틱 기판 내에 측벽들 및 베이스를 포함하는 하나 이상의 인덴테이션들(indentations) 형성하는 단계; 상기 하나 이상의 인덴테이션들 중 적어도 하나를 제1 전구체(precursor; 前驅體) 물질, 바람직하게는 제1 금속 전구체, 반도체 전구체 또는 금속 산화물 전구체를 포함하는 제1 잉크로 충전하는 단계; 및 상기 인덴테이션 안쪽의 상기 베이스의 표면이 드웨티드(dewetted)되고 또한 상기 인덴테이션 안쪽에 제1 물질의 좁은 제1 구조가 형성되도록 상기 제1 잉크의 적어도 일부를 어닐링하는 단계를 포함하는 박막 장치의 적어도 일 부분의 제조 방법이 개시된다.

6. 发明授权

KR101380717B1 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층 有权
标题翻译：半导体基板和用于通过液相气相外延生产自由稳定的半导体基板的方法和掩模层
公开(公告)号：KR101380717B1
公开(公告)日：2014-04-02
申请号：KR1020077029245
申请日：2006-08-24
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하
发明人： 헨니크,크리스티안 , 웨이어스,마르쿠스 , 리히테르,에버하르트 , 트라엔클레,귄테르
IPC分类号： H01L21/20
CPC分类号： H01L21/0262 , H01L21/0237 , H01L21/02378 , H01L21/0242 , H01L21/02458 , H01L21/02502 , H01L21/0254 , H01L21/02581 , H01L21/02642 , H01L21/02647
摘要： 본 발명은 반도체 기판이 추가 공정 단계 없이 출발 기판으로부터 자가-분리되는, 자유-기립형 반도체 기판뿐만 아니라 자유-기립형 반도체 기판의 제조를 위한 방법 및 마스크 층에 관련된다. 본 발명에 따른 반도체 기판의 제조방법은 출발 기판을 제공하는 단계, 출발 기판에 다수의 개구를 갖는 마스크 층을 형성하는 단계, 적어도 하나의 반도체 기판을 성장시키는 단계로서, 마스크 층이 적어도 하나의 반도체 재료에 의해 측면으로 과잉성장하는 단계, 및 이후 출발 기판, 마스크 층 및 반도체 기판을 냉각하는 단계를 포함하며, 여기서 마스크 층 형성용 재료가 적어도 부분적으로 질화 규화 텅스텐 또는 규화 텅스텐으로 구성되고, 반도체 기판과 출발 기판이 적어도 하나의 반도체 기판의 성장 중 또는 냉각 중에 분리되며, 반도체 기판이 자유-기립형으로 얻어진다. 본 발명에 따른 자유-기립형 반도체 기판의 제조용 마스크 층은 적어도 부분적으로 질화 규화 텅스텐 또는 규화 텅스텐으로 구성된다.
반도체 기판, 수소화물-기상 에피택시, 자유-기립형 반도체 기판, 마스크 층

7. 发明公开

KR1020140036412A 대면적 갈륨 나이트라이드 기판 제조방법 审中-实审
标题翻译：制造大面积氮化镓衬底的方法
公开(公告)号：KR1020140036412A
公开(公告)日：2014-03-26
申请号：KR1020120101806
申请日：2012-09-13
申请人： 삼성전자주식회사
发明人： 이문상 , 박성수 , 박영수
IPC分类号： H01L21/20
CPC分类号： H01L21/02263 , H01L21/02002 , H01L21/02381 , H01L21/02439 , H01L21/02458 , H01L21/02505 , H01L21/0254 , H01L21/0262 , H01L21/02642
摘要： Disclosed is a method of fabricating a large area gallium nitride substrate. disclosed method of fabricating the large area gallium nitride substrate includes the steps of forming a buffer layer on a silicon substrate; forming an insulation layer pattern at an edge of a top surface of the buffer layer; forming a GaN layer on the buffer layer; and simultaneously separating the insulation layer pattern and materials at an upper portion and a lower portion of the insulation layer pattern.
摘要翻译：公开了一种制造大面积氮化镓衬底的方法。公开的制造大面积氮化镓衬底的方法包括以下步骤：在硅衬底上形成缓冲层; 在缓冲层的顶表面的边缘处形成绝缘层图案; 在缓冲层上形成GaN层; 并且在绝缘层图案的上部和下部同时分离绝缘层图案和材料。

8. 发明授权

KR101374090B1 에피택시 방법들과 그 방법들에 의하여 성장된 템플릿들 有权
标题翻译：通过方法生长的外延方法和模板
公开(公告)号：KR101374090B1
公开(公告)日：2014-03-17
申请号：KR1020107001635
申请日：2008-07-25
申请人： 소이텍 , 아리조나 보드 오브 리젠츠 온 비하프 오브 아리조나 스테이트 유니버시티
发明人： 아레나샨탈 , 베르코번크리스티안제이. , 버트램주니어로날드토마스 , 린도우에드 , 마하잔수바쉬 , 다타란잔 , 트리베디라훌아제이 , 한일수
IPC分类号： H01L21/20
CPC分类号： H01L21/0237 , H01L21/02458 , H01L21/0254 , H01L21/02639 , H01L21/02642 , H01L21/02645 , H01L21/02647
摘要： 본 발명은 낮은 결함 밀도들을 갖고 선택된 결정 극성을 선택적으로 갖는 III족 질화물 반도체 물질의 실질적으로 연속인 층을 제조하기 위한 방법들을 제공한다. 상기 방법들은 템플릿 구조물 위에 불규칙하게 배열된 III족 질화물 재료의 복수의 기둥들/아일랜드들의 상부 부분들 위에 씨드화 및/또는 에피택시 성장 응집하는 단계를 포함한다. 상기 아일랜드들의 상부 부분들은 낮은 결함 밀도를 갖고, 선택적으로는 선택된 결정 극성을 갖는다. 본 발명은 또한 마스킹 물질의 실질적으로 연속인 층을 갖는 템플릿 구조물들을 포함하는데, 상기 마스킹 물질을 통하여 상기 기둥/아일랜드들의 상부 부분들이 노출된다. 본 발명은 광범위한 단원소 및 화합물 반도체 재료에 응용될 수 있다.

9. 发明授权

KR101345456B1 위치 선택적 수평형 나노와이어의 성장방법, 그에 의해형성된 나노와이어 및 이를 포함하는 나노소자 有权
标题翻译：选择性位置的水平纳米生长方法，其中制备的纳米线和包含其的纳米器件
公开(公告)号：KR101345456B1
公开(公告)日：2013-12-27
申请号：KR1020070087146
申请日：2007-08-29
申请人： 삼성전자주식회사 , 재단법인서울대학교산학협력재단
发明人： 이은경 , 최병룡 , 국양 , 최재혁 , 정훈휘
IPC分类号： B82B3/00
CPC分类号： H01L29/0665 , B82Y10/00 , B82Y30/00 , H01L21/02538 , H01L21/02543 , H01L21/02546 , H01L21/02551 , H01L21/02568 , H01L21/02603 , H01L21/0262 , H01L21/02639 , H01L21/02642 , H01L21/02645 , H01L21/02653 , H01L29/0673 , H01L31/035281 , H01L33/08 , H01L33/20 , Y10S977/70 , Y10S977/762 , Y10S977/84
摘要： 본발명은위치선택적수평형나노와이어의성장방법, 그에의해형성된나노와이어및 이를포함하는나노소자에관한것으로, 더욱상세하게는소자제작시 원하는위치를선택하여기판과수평방향으로일정한길이와직경을갖는나노와이어를성장시킴으로써, 소자의집적도를향상시킬수 있는위치선택적수평형나노와이어의성장방법, 그에의해형성된나노와이어및 이를포함하는나노소자에관한것이다.

10. 发明公开

KR1020110065813A 반도체 소자의 게이트 스페이서 형성방법 无效
标题翻译：半导体器件的栅极间隔的形成方法
公开(公告)号：KR1020110065813A
公开(公告)日：2011-06-16
申请号：KR1020090122484
申请日：2009-12-10
申请人： 주식회사 디비하이텍
发明人： 신민정
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/7833 , H01L21/02263 , H01L21/02642 , H01L29/66553
摘要： PURPOSE: A method for forming the gate spacer of a semiconductor device is provided to suppress the occurrence of a charge gain phenomenon by preventing a spacer from being formed in a spacer sub-layer. CONSTITUTION: A lightly doped drain(LDD) region(200) is formed on a semiconductor substrate(110) on which a gate poly is formed. An oxide film(120) and a high temperature oxidation(HTO) film(130) are deposited and etched. An SiN film(140) is deposited and etched to form a first gate. The HTO film is etched to form a first gate. An SiN film is re-deposited and re-etched to form a second gate, and a second gate spacer is formed.
摘要翻译：目的：提供一种用于形成半导体器件的栅极间隔物的方法，以通过防止在间隔物子层中形成间隔物来抑制电荷增益现象的发生。构成：在其上形成有栅极多晶硅的半导体衬底（110）上形成轻掺杂漏极（LDD）区域（200）。沉积并蚀刻氧化膜（120）和高温氧化（HTO）膜（130）。沉积和蚀刻SiN膜（140）以形成第一栅极。 HTO膜被蚀刻以形成第一栅极。重新沉积并重新蚀刻SiN膜以形成第二栅极，并且形成第二栅极间隔物。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式