专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101363316B1 Ⅲ-Ｎ 기판의 평활화방법 有权
标题翻译： III-N基板平滑法
公开(公告)号：KR101363316B1
公开(公告)日：2014-02-14
申请号：KR1020097000705
申请日：2006-07-26
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하
发明人： 횔찌히쉬테판 , 라이비거군나르
IPC分类号： C30B33/00 , H01L21/304
CPC分类号： C09G1/02 , C09K3/1409 , H01L21/02024 , H01L21/30625
摘要： 본 발명은 평활화된 III-N, 상세하게는 평활화된 III-N 기판 또는 III-N 템플레이트를 준비하는 방법을 기술하며, 이때 상기 III은 Al, Ga 및 In으로부터 선택된 원소주기율표의 적어도 하나의 III족 원소를 가리키고, 평활화제는 연마제 입자로서 입방정질화붕소를 포함한다. 이로써, 기판 전체 또는 웨이퍼 표면 전체에 걸쳐 매우 낮은 표면조도의 균일성으로 적어도 40mm의 직경을 갖는 대형 III-N 기판이나 III-N 템플레이트를 제공할 수 있다. 따라서, 백색광간섭계에 의한 웨이퍼표면의 매핑에서 rms값의 표준편차는 5% 또는 그 이하이다. 동시에, 이 특성은 상기 표면 또는 상기 표면부근 영역에서 매우 양호한 결정품질로 달성될 수 있고, 이는 예를 들어 로킹곡선매핑 및/또는 마이크로라만 매핑에 의해 측정될 수 있다.
III-N, 평활화, 입방정질화붕소, 폴리싱, 래핑
摘要翻译：本发明描述了用于制备平滑的III-N，特别是平滑的III-N衬底或III-N模板的方法，其中III是选自Al，Ga和In的至少一种元素周期表的III族元素元素，平滑剂包括立方氮化硼作为磨粒。因此，非常低的表面粗糙度在晶片或基底的整个表面的均匀性，可以提供至少一个大Ⅲ-N衬底或者具有直径40mm一个III-N模板。因此，白光干涉仪在晶片表面映射中的有效值的标准偏差为5％或更小。与此同时，中的特征可以在表面上或表面区域的附近，其可以是例如通过摇摆曲线图形扫描和/或显微Raman图形扫描测量非常良好的晶体质量来实现。

2. 发明公开

KR1020090122347A 기상에피택시에 의한 반도체화합물 물질의 제조방법 및 장치 有权
标题翻译：通过蒸气相外延制造半导体复合材料的方法和装置
公开(公告)号：KR1020090122347A
公开(公告)日：2009-11-27
申请号：KR1020097017853
申请日：2007-12-19
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하
发明人： 라이비거군나르 , 하벨프랑크 , 아이히러쉬테판
IPC分类号： C30B25/14 , C30B25/18 , C30B29/38
CPC分类号： C30B25/00 , C30B25/02 , C30B25/14 , C30B29/403 , C30B29/406 , Y10T117/10 , Y10T428/24612 , C30B25/18
摘要： The invention relates to the production of a compound semiconductor material, preferably a III-N bulk crystal, or a III-N layer, by means of hydride gas phase epitaxy (HVPE) in a reactor, in which a flow profile represented by local mass flow rates is formed in the reactor in a mixture of carrier gases. The mixture can include one or more reaction gases in the direction toward a substrate. For this purpose, a concentration of hydrogen critical for the reaction and precipitation of the reaction gases is adjusted on the surface of the substrate independently from the flow profile formed in the reactor.
摘要翻译：本发明涉及在反应器中通过氢化物气相外延（HVPE）制备化合物半导体材料，优选III-N本体晶体或III-N层，其中由局部质量在载体气体的混合物中在反应器中形成流速。混合物可以在朝向基材的方向上包括一种或多种反应气体。为此，独立于在反应器中形成的流动分布，在衬底的表面上调节反应气体的反应和沉淀所关键的氢浓度。

3. 发明公开

KR1020130022426A Ⅲ-Ｎ 기판의 평활화방법 有权
标题翻译：用于吸收III-N基材的方法
公开(公告)号：KR1020130022426A
公开(公告)日：2013-03-06
申请号：KR1020137001513
申请日：2006-07-26
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하
发明人： 횔찌히쉬테판 , 라이비거군나르
IPC分类号： C30B33/00 , H01L21/304 , C30B29/38
CPC分类号： C09G1/02 , C09K3/1409 , H01L21/02024 , H01L21/30625
摘要： 본 발명은 평활화된 III-N, 상세하게는 평활화된 III-N 기판 또는 III-N 템플레이트를 준비하는 방법을 기술하며, 이때 상기 III은 Al, Ga 및 In으로부터 선택된 원소주기율표의 적어도 하나의 III족 원소를 가리키고, 평활화제는 연마제 입자로서 입방정질화붕소를 포함한다. 이로써, 기판 전체 또는 웨이퍼 표면 전체에 걸쳐 매우 낮은 표면조도의 균일성으로 적어도 40mm의 직경을 갖는 대형 III-N 기판이나 III-N 템플레이트를 제공할 수 있다. 따라서, 백색광간섭계에 의한 웨이퍼표면의 매핑에서 rms값의 표준편차는 5% 또는 그 이하이다. 동시에, 이 특성은 상기 표면 또는 상기 표면부근 영역에서 매우 양호한 결정품질로 달성될 수 있고, 이는 예를 들어 로킹곡선매핑 및/또는 마이크로라만 매핑에 의해 측정될 수 있다.
摘要翻译：本发明涉及一种生产平滑III-N，特别是平滑的III-N底物或III-N模板的方法，III是指从Al，Ga和In中选择的周期表III族中的至少一种元素。平滑装置包括立方氮化硼作为磨料颗粒。所述方法使得可以在衬底或晶片的整个表面上产生具有最小直径为40mm的大面积III-N衬底或III-N模板，具有均匀的非常低的表面粗糙度。例如，当通过白光干涉仪映射晶片表面时，均方根值的标准偏差为5％或更小。所述性质可以在表面或表面附近的非常好的晶体质量下获得，例如通过摇摆曲线测绘和/或微拉曼测绘来测量质量。

4. 发明公开

KR1020080017003A Ⅲ-Ｎ 층의 생산 방법, Ⅲ-Ｎ 층 또는 Ⅲ-Ｎ 기판, 및 이에기초한 장치 有权
标题翻译：生产III-N层和III-N层或III-N层的方法及其装置
公开(公告)号：KR1020080017003A
公开(公告)日：2008-02-25
申请号：KR1020077025700
申请日：2006-05-05
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하 , 오스람 옵토 세미컨덕터스 게엠베하
发明人： 숄츠,페르디난드 , 부르크너,페테르 , 하벨,프란크 , 페테르,마티아스 , 쾰레르,클라우스
IPC分类号： H01L21/20 , C30B29/40
CPC分类号： C30B29/406 , C30B25/02 , H01L21/0242 , H01L21/02433 , H01L21/0254 , H01L21/0262 , Y10S117/915 , Y10T428/24355
摘要： An epitaxial growth process for producing a thick III-N layer, wherein III denotes at least one element of group III of the periodic table of elements, is disclosed, wherein a thick III-N layer is deposited above a foreign substrate. The epitaxial growth process preferably is carried out by HVPE. The substrate can also be a template comprising the foreign substrate and at least one thin III-N intermediate layer. The surface quality is improved by providing a slight intentional misorientation of the substrate, and/or a reduction of the N/III ratio and/or the reactor pressure towards the end of the epitaxial growth process. Substrates and semiconductor devices with such improved III-N layers are also disclosed.
摘要翻译：公开了用于生产厚III-N层的外延生长方法，其中III表示元素周期表第III族中的至少一种元素，其中在异物底物上方沉积厚的III-N层。外延生长工艺优选通过HVPE进行。衬底也可以是包含异质衬底和至少一个薄III-N中间层的模板。通过提供衬底的轻微故意取向，和/或在外延生长过程结束时降低N / III比和/或反应器压力来改善表面质量。还公开了具有这种改进的III-N层的衬底和半导体器件。

5. 发明授权

KR102090347B1 III-N 단결정의 제조방법 有权
公开(公告)号：KR102090347B1
公开(公告)日：2020-03-17
申请号：KR1020147026476
申请日：2013-03-21
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하
发明人： 그륀더마리트 , 브루너프랑크 , 리히터에버하트 , 하벨프랑크 , 마이어스마르쿠스
IPC分类号： C30B25/02 , C30B29/40 , H01L21/02 , C30B25/18

6. 发明公开

KR1020140146082A III-N 단결정의 제조방법 및 III-N 단결정 审中-实审
标题翻译：生产III-N单晶的方法和III-N单晶
公开(公告)号：KR1020140146082A
公开(公告)日：2014-12-24
申请号：KR1020147026476
申请日：2013-03-21
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하
发明人： 그륀더마리트 , 브루너프랑크 , 리히터에버하트 , 하벨프랑크 , 마이어스마르쿠스
IPC分类号： C30B25/02 , C30B29/40 , H01L21/02 , C30B25/18
CPC分类号： C30B25/16 , C30B25/04 , C30B25/10 , C30B25/18 , C30B29/40 , C30B29/403 , C30B29/406 , H01L21/0242 , H01L21/02436 , H01L21/02458 , H01L21/02488 , H01L21/0254 , H01L21/0262 , H01L29/2003 , Y10T428/24851
摘要： 본 발명은 III-N 템플레이트의 제조와 또한 III-N 단결정의 제조에 관한 것으로, 여기서 III는 Al, Ga 및 In의 군에서 선택되고 원소주기율표의 제3주족의 적어도 하나의 원소를 의미한다. 결정성장 동안 특정 파라미터들을 조정함으로써, 결함없는 III-N 단결정을 템플레이트의 형태로 또는 심지어 큰 III-N 층 두께를 갖는 템플레이트의 형태로 얻을 수 있게 하는 특성을 이종기판상에 성장된 결정층에 부여하는 III-N 템플레이트를 얻을 수 있다.

7. 发明公开

KR1020130075784A Ⅲ-Ｎ 층의 생산 방법, Ⅲ-Ｎ 층 또는 Ⅲ-Ｎ 기판, 및 이에 기초한 장치 有权
标题翻译：生产III-N层和III-N层或III-N层的方法及其装置
公开(公告)号：KR1020130075784A
公开(公告)日：2013-07-05
申请号：KR1020137012980
申请日：2006-05-05
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하 , 오스람 옵토 세미컨덕터스 게엠베하
发明人： 숄츠페르디난드 , 부르크너페테르 , 하벨프란크 , 페테르마티아스 , 쾰레르클라우스
IPC分类号： H01L21/20 , C30B29/40
CPC分类号： C30B29/406 , C30B25/02 , H01L21/0242 , H01L21/02433 , H01L21/0254 , H01L21/0262 , Y10S117/915 , Y10T428/24355
摘要： 두꺼운 Ⅲ-Ｎ 층을 생산하기 위한 에피탁시 성장 공정이 개시되는데, 여기에서 Ⅲ은 원소 주기율표의 그룹 Ⅲ의 하나 이상의 원소를 나타내고, 두꺼운 Ⅲ-Ｎ 층이 외래 기판에 증착된다. 에피탁시 성장 공정은 바람직하게는 HVPE에 의해 실시된다. 기판은 외래 기판 및 적어도 하나의 얇은 Ⅲ-Ｎ 중간층을 포함하는 템플릿일 수도 있다. 기판의 다소 의도적인 미스오리엔테이션(misorientation) 및/또는 에피탁시 성장 공정의 종결 무렵 반응기 압력 및/또는 Ｎ/Ⅲ 비율의 감소를 제공하는 것에 의해 표면 품질이 개선된다. 또한 이러한 개선된 Ｎ/Ⅲ 층을 갖는 기판 및 반도체 장치가 개시된다.

8. 发明公开

KR1020150003723A III-N 템플레이트의 제조방법과 이의 재처리 및 III-N 템플레이트 审中-实审
标题翻译：生产III-N模板的方法及其替代方法和III-N模板
公开(公告)号：KR1020150003723A
公开(公告)日：2015-01-09
申请号：KR1020147026483
申请日：2013-03-21
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하
发明人： 립스키프랑크 , 쇨츠페르디난트 , 클라인마틴 , 하벨프랑크
IPC分类号： H01L21/18 , H01L29/04
CPC分类号： C30B25/16 , C30B25/04 , C30B25/10 , C30B25/18 , C30B29/40 , C30B29/403 , C30B29/406 , H01L21/0242 , H01L21/02436 , H01L21/02458 , H01L21/02488 , H01L21/0254 , H01L21/0262 , H01L29/2003 , Y10T428/24851
摘要： 본 발명은 III-N 템플레이트의 제조와 또한 III-N 단결정의 제조에 관한 것으로, III는 Al, Ga 및 In의 군에서 선택되고 원소주기율표의 제3주족의 적어도 하나의 원소를 의미한다. 결정성장 동안 특정 파라미터들을 조정함으로써, 결함없는 III-N 단결정을 템플레이트의 형태로 또는 심지어 큰 III-N 층 두께를 갖는 템플레이트의 형태로 얻을 수 있게 하는 특성을 이종기판상에 성장된 결정층에 부여하는 III-N 템플레이트를 얻을 수 있다.

9. 发明授权

KR101380717B1 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층 有权
标题翻译：半导体基板和用于通过液相气相外延生产自由稳定的半导体基板的方法和掩模层
公开(公告)号：KR101380717B1
公开(公告)日：2014-04-02
申请号：KR1020077029245
申请日：2006-08-24
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하
发明人： 헨니크,크리스티안 , 웨이어스,마르쿠스 , 리히테르,에버하르트 , 트라엔클레,귄테르
IPC分类号： H01L21/20
CPC分类号： H01L21/0262 , H01L21/0237 , H01L21/02378 , H01L21/0242 , H01L21/02458 , H01L21/02502 , H01L21/0254 , H01L21/02581 , H01L21/02642 , H01L21/02647
摘要： 본 발명은 반도체 기판이 추가 공정 단계 없이 출발 기판으로부터 자가-분리되는, 자유-기립형 반도체 기판뿐만 아니라 자유-기립형 반도체 기판의 제조를 위한 방법 및 마스크 층에 관련된다. 본 발명에 따른 반도체 기판의 제조방법은 출발 기판을 제공하는 단계, 출발 기판에 다수의 개구를 갖는 마스크 층을 형성하는 단계, 적어도 하나의 반도체 기판을 성장시키는 단계로서, 마스크 층이 적어도 하나의 반도체 재료에 의해 측면으로 과잉성장하는 단계, 및 이후 출발 기판, 마스크 층 및 반도체 기판을 냉각하는 단계를 포함하며, 여기서 마스크 층 형성용 재료가 적어도 부분적으로 질화 규화 텅스텐 또는 규화 텅스텐으로 구성되고, 반도체 기판과 출발 기판이 적어도 하나의 반도체 기판의 성장 중 또는 냉각 중에 분리되며, 반도체 기판이 자유-기립형으로 얻어진다. 본 발명에 따른 자유-기립형 반도체 기판의 제조용 마스크 층은 적어도 부분적으로 질화 규화 텅스텐 또는 규화 텅스텐으로 구성된다.
반도체 기판, 수소화물-기상 에피택시, 자유-기립형 반도체 기판, 마스크 층

10. 发明公开

KR1020080047314A 반도체 기판 및 수소화물-기상 에피택시에 의해자유-기립형 반도체 기판을 제조하기 위한 방법 및 마스크층 有权
标题翻译：半导体基板和用于通过液相气相外延生产自由稳定的半导体基板的方法和掩模层
公开(公告)号：KR1020080047314A
公开(公告)日：2008-05-28
申请号：KR1020077029245
申请日：2006-08-24
申请人： 프라이베르게르 컴파운드 마터리얼스 게엠베하
发明人： 헨니크,크리스티안 , 웨이어스,마르쿠스 , 리히테르,에버하르트 , 트라엔클레,귄테르
IPC分类号： H01L21/20
CPC分类号： H01L21/0262 , H01L21/0237 , H01L21/02378 , H01L21/0242 , H01L21/02458 , H01L21/02502 , H01L21/0254 , H01L21/02581 , H01L21/02642 , H01L21/02647
摘要： The invention relates to a free-standing semi-conductor substrate and to a method and a masking layer which is used to produce a free-standing semi-conductor substrate, wherein the semi-conductor substrate detaches itself automatically from the output substrate without using additional process steps. The inventive method for producing a semi-conductor substrate comprises the following steps: a starting substrate is prepared, a masking layer having a plurality of openings is applied to the masking layer, at least one semi-conductor substrate is grown and the masking layer is laterally overgrown by at least one semi-conductor material, and is subsequently, cooled by the starting substrate, the masking layer and the semi-conductor substrate. The material, which forms the masking layer, is at least partially made of wolfram silicide nitride or wolfram silicide, and it separates from the semi-conductor substrate and the starting substrate during growth of at least one semi-conductor substrate or whilst cooling and a free-standing semiconductor substrate is obtained. The inventive masking layer for producing a free-standing semi-conductor substrate is made, at least partially, of wolfram silicide nitride or wolfram silicide.
摘要翻译：本发明涉及一种独立的半导体衬底以及一种用于制造独立式半导体衬底的方法和掩模层，其中半导体衬底将自身自动地从输出衬底分离，而不需要额外的流程步骤。本发明的半导体衬底的制造方法包括以下步骤：制备起始衬底，将具有多个开口的掩模层施加到掩蔽层，生长至少一个半导体衬底，并且掩蔽层为由至少一个半导体材料横向长满，随后由起始衬底，掩模层和半导体衬底冷却。形成掩模层的材料至少部分由硅化钨化硅或硅化钨制成，并且在至少一个半导体衬底生长期间或半导体衬底和起始衬底的同时冷却和获得独立的半导体衬底。本发明的用于制造独立式半导体衬底的掩模层至少部分地由硅化钨化硅或硅化钨制成。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式