专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR20180015653A 반도체 템플레이트와 그 제조방법 审中-公开
标题翻译：半导体模板及其制造方法
公开(公告)号：KR20180015653A
公开(公告)日：2018-02-13
申请号：KR20177035080
申请日：2016-05-05
IPC分类号： H01L21/02
CPC分类号： H01L21/02458 , H01L21/02516 , H01L21/0254 , H01L21/02603 , H01L21/02609 , H01L21/0265
摘要： 본발명은반도체웨이퍼를제공하는단계, 영역사이에다수의간극을갖는다수의반도체영역(260)을포함하는규칙적인반도체구조를형성하도록반도체웨이퍼를에칭하는단계와, 반도체구조상에반도체물질을성장시키는단계를포함하고, 각영역(260)은각 근극을향하는측벽을갖는반극성반도체템플레이트의제조방법에관한것이다. 반도체물질은각 측벽으로부터성장이가장신속하게진행하는우선성장방향(c)을가지고, 각측벽은각 간극의수직중심선을향하는부분을가짐으로써상기부분으로부터우선방향으로의성장이상기수직중심선을향하여연장된다.
摘要翻译：本发明包括：在所述半导体晶片中提到的步骤，以便形成包括多个具有半导体区域提供半导体晶片的步骤之间的孔数（260）的规则的半导体结构，区域，在半导体结构上成长一半导体材料，其中每个区域（260）具有面向顶点极的侧壁。半导体材料具有第一生长方向（c）中生长的进行最迅速地从相应的侧壁，由具有朝向的每个间隙的垂直中心线指向的部分中的每个侧壁朝从所述部分中的第一方向的生长移相器垂直中心线延伸是的。

2. 发明授权

KR101749694B1 반도체 소자 및 그 제조 방법과 상기 반도체 소자를 포함하는 전자 장치 有权
公开(公告)号：KR101749694B1
公开(公告)日：2017-06-22
申请号：KR1020100130177
申请日：2010-12-17
申请人： 삼성전자주식회사
发明人： 이문상 , 박성수
IPC分类号： H01L33/20 , H01L21/02 , H01L33/00
CPC分类号： H01L33/007 , H01L21/02381 , H01L21/02439 , H01L21/02513 , H01L21/0254 , H01L21/02639 , H01L21/0265 , H01L33/20
摘要： 실리콘기판, 상기실리콘기판상의일부분에형성되어있는복수의나노로드, 그리고상기실리콘기판및 상기복수의나노로드위에형성되어있는질화물반도체층을포함하고, 상기실리콘기판은상기질화물반도체층과맞닿는부분에위치하는복수의보이드(void)를가지는반도체소자및 그제조방법과상기반도체소자를포함하는전자장치에관한것이다.

3. 发明公开

KR1020160128246A 감소된 결함들을 갖는 완화된 반도체 층들 및 그 제조 방법 审中-实审
标题翻译：具有减少缺陷的松散的半导体层及其形成方法
公开(公告)号：KR1020160128246A
公开(公告)日：2016-11-07
申请号：KR1020160052142
申请日：2016-04-28
申请人： 삼성전자주식회사
发明人： 왕,웨이-이 , 로더,마크에스. , 헤지,가네시 , 보윈,크리스토퍼
IPC分类号： H01L21/28 , H01L21/02 , H01L21/768 , H01L21/203 , H01L21/205
CPC分类号： H01L29/7848 , H01L21/02381 , H01L21/02433 , H01L21/0245 , H01L21/02513 , H01L21/02532 , H01L21/02639 , H01L21/0265 , H01L21/3081 , H01L21/764 , H01L29/045 , H01L29/161
摘要： 실리콘게르마늄층을형성하는방법들은실리콘기판상에 SiGe의에피택시얼층을형성하되, 상기 SiGe의에피택시얼층은실리콘상의 SiGe내에관통전위들이형성되는임계두께(hc)보다작은두께를가지는것; 상기 SiGe의에피택시얼층을식각하여상기 SiGe의에피택시얼층 내에트렌치를정의하는 SiGe필라들을형성하되, 상기트렌치는높이와너비를가지며, 상기트렌치는적어도 1.5 이상의너비에대한높이의종횡비를가지는것; 및상기 SiGe필라들의상부들로부터 SiGe의서스펜디드층을에피택시얼하게성장시키되, 상기 SiGe의서스펜디드층은상기트렌치내의그리고상기 SiGe의서스펜디드층의아래의에어갭을정의하는것을포함한다.
摘要翻译：形成硅锗层的方法包括在硅衬底上形成Si1-xGex的外延层，其中Si1-xGex的外延层的厚度小于在Si1中形成穿透位错的临界厚度hc -xGex硅; 蚀刻Si1-xGex的外延层以形成在Si1-xGex的外延层中限定沟槽的Si1-xGex柱，其中沟槽具有高度和宽度，其中沟槽具有高度与宽度的长宽比at 至少1.5; 并从Si1-xGex柱的上部外延生长Si1-xGex的悬浮层，其中悬浮层在Si1-xGex的悬浮层下方的沟槽中限定气隙。

4. 发明授权

KR101570625B1 애피택셜성장용 탬플릿 및 제작방법 有权
标题翻译：外源生长模式及其生产方法
公开(公告)号：KR101570625B1
公开(公告)日：2015-11-19
申请号：KR1020147003804
申请日：2009-12-25
申请人： 소코 가가쿠 가부시키가이샤
发明人： 아마노히로시 , 가미야마사토시 , 김명희 , 페르노시릴 , 히라노아키라
IPC分类号： C30B23/02 , C30B29/38 , H01L21/205
CPC分类号： C30B25/183 , C30B25/186 , C30B29/403 , C30B29/406 , H01L21/0242 , H01L21/0243 , H01L21/02458 , H01L21/0254 , H01L21/0262 , H01L21/02639 , H01L21/02647 , H01L21/0265 , H01L33/007 , Y10T428/24529
摘要： 사파이어 (0001) 기판의표면을볼록부의상부가일정의크기를갖는평탄면이되도록오목볼록한형태로가공하고, 오목볼록한형태로가공된사파이어 (0001) 기판면에볼록부상부의가장자리부분을제외한평탄면위에 C+축배향이이루어진 AlN층이성장할수 있도록 C축배향제어을행하고, 오목볼록한형태의가공으로형성된트랜치부를완전히충진시키지않음과동시에트랜치부의상부를패쇄시키지않는상태로박막의초기AlN층을성장시키며, 초기AlN층위에횡방향성장법을이용해서 AlGaN (0001) 층 (1=x>0, x+y=1) 을애피택셜성장시킴에의해서오목부의상부를볼록부의상부로부터횡방향성장법에의해서성장된 AlGaN (0001) 층으로피복하여, 평면이치밀하고평탄하며낮은관통전위밀도를갖는애피택셜성장용태플릿을제작한다.

5. 发明公开

KR1020120103683A 애피택셜성장용 탬플릿 및 제작방법 无效
标题翻译：外源生长模式及其生产方法
公开(公告)号：KR1020120103683A
公开(公告)日：2012-09-19
申请号：KR1020127017503
申请日：2009-12-25
申请人： 소코 가가쿠 가부시키가이샤
发明人： 아마노히로시 , 가미야마사토시 , 김명희 , 페르노시릴 , 히라노아키라
IPC分类号： C30B23/02 , C30B29/38 , H01L21/205 , H01L33/32
CPC分类号： C30B25/183 , C30B25/186 , C30B29/403 , C30B29/406 , H01L21/0242 , H01L21/0243 , H01L21/02458 , H01L21/0254 , H01L21/0262 , H01L21/02639 , H01L21/02647 , H01L21/0265 , H01L33/007 , Y10T428/24529
摘要： 사파이어 (0001) 기판의 표면을 볼록부의 상부가 일정의 크기를 갖는 평탄면이 되도록 오목볼록한 형태로 가공하고, 오목볼록한 형태로 가공된 사파이어 (0001) 기판면에 볼록부상부의 가장자리부분을 제외한 평탄면위에 C+축배향이 이루어진 AlN층이 성장할 수 있도록 C축배향제어을 행하고, 오목볼록한 형태의 가공으로 형성된 트랜치부를 완전히 충진시키지 않음과 동시에 트랜치부의 상부를 패쇄시키지 않는 상태로 박막의 초기AlN층을 성장시키며, 초기AlN층위에 횡방향성장법을 이용해서 Al
x Ga
y N (0001) 층 (1=x>0, x+y=1) 을 애피택셜 성장시킴에 의해서 오목부의 상부를 볼록부의 상부로부터 횡방향성장법에 의해서 성장된 Al
x Ga
y N (0001) 층으로 피복하여, 평면이 치밀하고 평탄하며 낮은 관통전위밀도를 갖는 애피택셜성장용 태플릿을 제작한다.

6. 发明公开

KR1020120058622A 측벽 측방향 에피택셜 과성장(ＳＬＥＯ)한 비극성 및 준극성 ＩＩＩ족-질화물들의 결함 감소 无效
标题翻译：减少非极性和半极性III-氮素与侧壁外延生长（SLEO）
公开(公告)号：KR1020120058622A
公开(公告)日：2012-06-07
申请号：KR1020127010578
申请日：2006-05-31
申请人： 더 리전츠 오브 더 유니버시티 오브 캘리포니아 , 고쿠리츠켄큐카이하츠호진 카가쿠기쥬츠신코키코
发明人： 이메르빌게엠. , 스페크제임스에스. , 덴바아스스티븐피.
IPC分类号： H01L21/20
CPC分类号： H01L21/02609 , H01L21/0242 , H01L21/02433 , H01L21/02458 , H01L21/02516 , H01L21/0254 , H01L21/0262 , H01L21/02639 , H01L21/02647 , H01L21/0265
摘要： 패턴된 마스크을 통하여 식각된 템플릿 물질의 측벽들로부터 측방향 에피택셜 과성장을 수행하여 a-{11-20} 면 및 m-{l-100} 면과 같은 비극성 또는 {10-1n} 면 III족-질화물들과 같은 준극성 내의 관통 전위 밀도를 감소하는 방법이 개시된다. 상기 방법은, 비극성 또는 준극성 GaN 템플릿과 같은 템플릿 물질 상에 패턴된 마스크를 증착하는 단계, 마스크 내에서 개구부들을 통하여 다양한 깊이들로 템플릿 물질을 식각하는 단계, 트랜치 저부들로부터 수직으로 성장하는 물질이 측벽들의 상부들에 도달하기 전에 측벽들의 상부들로부터 측방향으로 합체하여 비극성 또는 준극성 III족-질화물을 성장하는 단계를 포함한다. 합체된 형상들은 마스크의 상기 개구부들을 통하여 성장하고 또한 충분히 합체되고 연속되는 박막을 완성하기 전에 유전체 마스크를 덮는 측방향으로 성장한다.

7. 发明授权

KR101087885B1 3족 질화물 반도체의 광전소자 제조방법 失效
标题翻译：制备III类氮化物半导体的光电器件的方法
公开(公告)号：KR101087885B1
公开(公告)日：2011-11-30
申请号：KR1020090037183
申请日：2009-04-28
申请人： 어드밴스드 옵토일렉트로닉 테크놀로지 인코포레이티드
发明人： 투포민 , 헝쉬치엥 , 린웬유 , 휴치펭 , 찬쉬쉬우엥
IPC分类号： H01L31/04
CPC分类号： H01L21/0237 , H01L21/02458 , H01L21/0254 , H01L21/02639 , H01L21/0265 , H01L33/007
摘要： 3족 질화물 반도체의 광전소자 제조방법은 기판 상에 제1의 3족 질화물 반도체층을 형성하는 단계, 상기 제1의 3족 질화물 반도체층 상에 패턴화된 에피택시얼 블로킹층을 형성하는 단계, 상기 패턴화된 에피택시얼 블로킹층 및 상기 에피택시얼 블로킹층에 의해 덮히지 않은 상기 제1의 3족 질화물 반도체 층 상에 제2의 3족 질화물 반도체층을 형성하고, 그런 후에 상기 패턴화된 에피택시얼 블로킹층을 제거하는 단계, 상기 제2의 3족 질화물 반도체층 상에 제3의 3족 질화물 반도체층을 형성하는 단계, 상기 제3의 3족 질화물 반도체층 상에 도전층을 증착 또는 부착하는 단계 및 상기 제2의 3족 질화물 반도체층으로부터 상기 제3의 3족 질화물 반도체층 및 상기 도전층을 분리하는 단계를 포함하는 것을 특징으로 하는 3족 질화물 반도체의 광전소자 제조방 법.
질화물 반도체, 광전소자, 발광체, 에피택시얼, 식각공정

8. 发明公开

KR1020110102501A 반도체 재료들을 형성하는 에피택셜 방법들 및 구조들 无效
标题翻译：用于形成半导体材料的外延方法和结构
公开(公告)号：KR1020110102501A
公开(公告)日：2011-09-16
申请号：KR1020117018170
申请日：2009-02-05
申请人： 소이텍
发明人： 아레나샨탈
IPC分类号： H01L21/20
CPC分类号： H01L21/0254 , C30B25/18 , C30B29/403 , C30B29/406 , H01L21/0242 , H01L21/02458 , H01L21/02502 , H01L21/02639 , H01L21/02647 , H01L21/0265
摘要： 개선된 특징들을 갖는 반도체 재료들, 기판들 및 디바이스들을 제조하는 방법들 및 구조들이 개시된다. 감소된 스트레인 구조들을 형성하는 구조들 및 방법들은 복수의 실질적으로 스트레인 완화된 아일랜드 구조들을 형성하는 단계 및 반도체 재료의 스트레인 완화된 실질적인 연속하는 층들의 후속의 추가 성장을 위한 이와 같은 아일랜드 구조들을 이용하는 단계를 포함한다.

9. 发明授权

KR101047617B1 반도체 발광소자 및 그 제조방법 有权
公开(公告)号：KR101047617B1
公开(公告)日：2011-07-07
申请号：KR1020090044292
申请日：2009-05-21
申请人： 엘지이노텍 주식회사
发明人： 강대성 , 정명훈
IPC分类号： H01L33/12
CPC分类号： H01L33/007 , F21K9/23 , H01L21/0237 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L21/0262 , H01L21/02642 , H01L21/0265 , H01L33/0079 , H01L33/12 , H01L33/22 , H01L33/40 , H01L33/405 , H01L2224/48091 , H01L2924/00014
摘要： 실시 예는 반도체 발광소자 및 그 제조방법에 관한 것이다.
실시 예에 따른 반도체 발광소자는, 마그네슘을 포함하는 복수의 클러스터; 상기 복수의 클러스터 사이에 형성된 제1질화물 반도체층; 상기 클러스터 위에 형성된 에어 갭부; 상기 에어 갭부 및 상기 제1질화물 반도체층의 위에 형성된 제2질화물 반도체층을 포함한다.
반도체, 발광소자, LED, 크랙

10. 发明公开

KR1020100034332A 단결정 기판의 제조방법, 이에 의해 제조된 단결정 기판, 상기 단결정 기판을 포함하는 발광소자, 및 이의 제조방법 有权
标题翻译：制造晶体衬底的方法，其制造的晶体衬底，包括晶体衬底的发光器件及其制造方法
公开(公告)号：KR1020100034332A
公开(公告)日：2010-04-01
申请号：KR1020080093400
申请日：2008-09-23
申请人： 일진머티리얼즈 주식회사
发明人： 박태영 , 박성주
IPC分类号： H01L33/12 , H01L21/20
CPC分类号： H01L21/02521 , H01L21/02389 , H01L21/02417 , H01L21/02639 , H01L21/02647 , H01L21/0265 , H01L33/0075
摘要： PURPOSE: A manufacturing method of crystalline substrate, a crystalline substrate manufactured using the same, a light emitting device including a crystalline substrate, and a manufacturing method thereof are provided to obtain a uniform surface of a gallium nitride single crystal substrate using an electric potential prevention layer. CONSTITUTION: A lower epi layer(12) is formed on a base substrate(10). A part of an electric potential region within the lower epi layer is selectively removed. Accordingly, an electric potential prevention layer is formed within the electric potential region. A top epi layer(18) is formed on the lower epi layer. The electric potential region is selectively removed using the dry etch or the wet etch process.
摘要翻译：目的：提供一种晶体衬底的制造方法，使用其制造的晶体衬底，包括结晶衬底的发光器件及其制造方法，以使用电位预防来获得均匀的氮化镓单晶衬底表面层。构成：在基底（10）上形成较低的外延层（12）。选择性地去除下表面层内的电位区域的一部分。因此，在电位区域内形成有电位防止层。顶层外延层（18）形成在下外延层上。使用干蚀刻或湿蚀刻工艺选择性地去除电位区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式