专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101773490B1 데이터-의존 회로 경로 응답들을 이용하는 고유하고 복제불가한 플랫폼 식별자들 有权
标题翻译：唯一的，不可复制的平台标识符，使用与数据相关的电路路径响应
公开(公告)号：KR101773490B1
公开(公告)日：2017-08-31
申请号：KR1020157018765
申请日：2013-12-20
申请人： 퀄컴 인코포레이티드
发明人： 구오,수
IPC分类号： G06F21/10 , G01R31/30 , G01R31/317 , H04L9/32
CPC分类号： G06F21/10 , G01R31/28 , G01R31/3004 , G01R31/31725 , G06F21/12 , G06F21/121 , G06F21/70 , G06F21/71 , G06F21/73 , G06F21/76 , G06F21/86 , H04L9/3278
摘要： 고유식별자를생성하기위한방법및 장치가제공된다. 하나또는그 초과의테스트들은하나또는그 초과의회로들에대한하나또는그 초과의데이터-의존회로경로들에대해수행된다. 그후, 하나또는그 초과의테스트들은, 하나또는그 초과의회로들각각에대한동작주파수및/또는동작전압을조정하면서, 하나또는그 초과의회로들에대한하나또는그 초과의데이터-의존회로경로들에대해반복된다. 임계주파수및/또는임계전압은하나또는그 초과의데이터-의존회로경로들각각에대해확인된다. 그후, 식별자는하나또는그 초과의데이터-의존회로경로들에대해확인된복수의임계주파수들및/또는임계전압들에기초하여발생될수 있다.
摘要翻译：提供了一种用于生成唯一标识符的方法和设备。对一个或多个电路路径的一个或多个数据相关电路路径执行一个或多个测试。然后可以在一个或多个电路的一个或多个数据相关电路路径上执行一个或多个测试，为一个或多个电路中的每一个调整工作频率和/或工作电压， Lt。为一个或多个数据相关电路路径中的每一个识别临界频率和/或阈值电压。然后可以基于为一个或多个数据相关电路路径标识的多个阈值频率和/或阈值电压来生成标识符。

2. 发明授权

KR101688839B1 성능 특성 감시회로 및 방법 有权
标题翻译：一种性能特征监测电路及方法
公开(公告)号：KR101688839B1
公开(公告)日：2016-12-22
申请号：KR1020130069424
申请日：2013-06-18
申请人： 에이알엠 리미티드
发明人： 드위베디산디프 , 홀드베티나
IPC分类号： G11C29/00
CPC分类号： G01R31/31718 , G01R31/31725 , G11C7/08 , G11C7/12 , G11C7/22 , G11C29/023 , G11C29/028 , G11C2029/0409
摘要： 성능특성감시회로는, 디바이스내에설치하여, 상기성능특성이상기디바이스의부품의하나이상의물리특성에의존하는경우에, 상기성능특성을나타내는출력신호를발생하도록개시되어있다. 그감시회로는, 제1 지연로를제공하는제1 지연회로를구비하고, 이때상기제1 지연로상에데이터의값의전송은상기성능특성에따라달라지는제1 지연을초래한다. 또한, 기준지연회로는, 기준지연로를제공하도록구성되고, 이때상기기준지연로상에서상기데이터값의전송은기준지연을초래한다. 그렇지만, 상기제1 지연회로와대조하여, 상기기준지연회로는, 상기기준지연로에용량성부하를제공하여상기성능특성의변동에대한상기제1 지연보다상기기준지연이덜 민감하게상기기준지연에관한자체보상효과를생성하도록구성된부품을구비한다. 그리고, 비교회로는, 상기제1 지연과상기기준지연의비교에따라상기감시회로의출력신호를발생하는데사용된다. 이러한형태의감시회로가, 성능특성을감시하는저면적및 저비용해결책을제공하는것을알았고, 또한상이한프로세스기술에서쉽게확장가능하다.
摘要翻译：性能特征监测电路包括提供第一延迟路径的第一延迟电路，其中在该第一延迟路径上的数据值的传输导致根据性能特性而变化的第一延迟。还包括参考延迟电路以提供参考延迟路径，其中数据值在参考延迟路径上的传输引起参考延迟。参考延迟电路包括被配置为在参考延迟路径上提供电容负载的组件，以便产生对参考延迟的自补偿作用，该参考延迟使得参考延迟比对性能特性变化的第一延迟更不敏感。然后根据第一延迟和参考延迟的比较，比较电路用于产生监控电路的输出信号。

3. 发明公开

KR1020160082240A 이벤트 검출 기능을 가진 자동 테스트 시스템 审中-实审
标题翻译：具有事件检测能力的自动测试系统
公开(公告)号：KR1020160082240A
公开(公告)日：2016-07-08
申请号：KR1020167013123
申请日：2014-10-23
申请人： 테라다인 인코퍼레이티드
发明人： 사르체프로날드에이. , 셍에드워드제이. , 허트너마크르벤
IPC分类号： G01R31/319 , G01R31/3183 , G01R31/317
CPC分类号： G01R31/31922 , G01R31/31703 , G01R31/31722 , G01R31/31727 , G01R31/318594 , G01R31/31917 , G01R31/31928 , G01R31/31932 , H04L1/242 , H04L27/0008 , H04L27/2053 , H04L27/22 , H04L27/38 , G01R31/31926 , G01R31/31725 , G01R31/318307 , G01R31/318314
摘要： 반도체장치테스트를위해자동테스트시스템에서구현될수 있는테스트기술. 상기테스트기술은파형과그 이벤트의타이밍내에서에지와같은신호천이의빠른검출을가능하게할 수있다. 빠르고유연하게프로그래밍될수 있는디지털기기내의회로는적어도부분적으로상기테스트기술을구현할수 있다. 상기회로는상기기술의적용이더 빠른테스트개발및 더빠른시간을가져올수 있도록테스트파라미터로간단히프로그래밍될수 있다. 동작시, 그회로는신호천이를검출하기위해상기파형의샘플들이취해지는파형에대한창의파라미터를규정하는파라미터들을수신한다. 상기회로는원하는시간에프로그래밍된수의샘플들을취하기위해에지생성기또는핀 전자기기와같은테스트시스템내에서의기타컴포넌트를위한제어신호로이들파라미터들을변환할수 있다.

4. 发明公开

KR1020150097624A 데이터-의존 회로 경로 응답들을 이용하는 고유하고 복제불가한 플랫폼 식별자들 有权
标题翻译：使用数据相关电路路径响应的独特和不可靠的平台标识符
公开(公告)号：KR1020150097624A
公开(公告)日：2015-08-26
申请号：KR1020157018765
申请日：2013-12-20
申请人： 퀄컴 인코포레이티드
发明人： 구오,수
IPC分类号： G06F21/10 , G01R31/30 , G01R31/317 , H04L9/32
CPC分类号： G06F21/10 , G01R31/28 , G01R31/3004 , G01R31/31725 , G06F21/12 , G06F21/121 , G06F21/70 , G06F21/71 , G06F21/73 , G06F21/76 , G06F21/86 , H04L9/3278
摘要： 고유 식별자를 생성하기 위한 방법 및 장치가 제공된다. 하나 또는 그 초과의 테스트들은 하나 또는 그 초과의 회로들에 대한 하나 또는 그 초과의 데이터-의존 회로 경로들에 대해 수행된다. 그후, 하나 또는 그 초과의 테스트들은, 하나 또는 그 초과의 회로들 각각에 대한 동작 주파수 및/또는 동작 전압을 조정하면서, 하나 또는 그 초과의 회로들에 대한 하나 또는 그 초과의 데이터-의존 회로 경로들에 대해 반복된다. 임계 주파수 및/또는 임계 전압은 하나 또는 그 초과의 데이터-의존 회로 경로들 각각에 대해 확인된다. 그후, 식별자는 하나 또는 그 초과의 데이터-의존 회로 경로들에 대해 확인된 복수의 임계 주파수들 및/또는 임계 전압들에 기초하여 발생될 수 있다.

5. 发明公开

KR1020130056395A 다이렉트 업컨버전 시스템에서 Ｉ／Ｑ 불균형 측정 장치 및 방법 有权
标题翻译： I / Q IMBALANCE MEASURNNG APPARATUS AND METHOD FOR DIRECT UB-CONVERSION SYSTEM
公开(公告)号：KR1020130056395A
公开(公告)日：2013-05-30
申请号：KR1020110121979
申请日：2011-11-22
申请人： 주식회사 이노와이어리스
发明人： 정진섭 , 지승환 , 임용훈 , 장병관
IPC分类号： H04L27/26 , H04L25/17 , H03D7/00
CPC分类号： G01R31/31725 , H04L27/26
摘要： PURPOSE: An I/Q imbalance measuring apparatus in a direct up-conversion system and a method thereof are provided to make imbalance properties of phase or gain identical in every frequency component and shorten a measurement time. CONSTITUTION: A 3-tone baseband signal generator(110) generates a 3-tone baseband signal. A direct up-converter(120) directly converts up an I or Q signal which is generated in the 3-tone baseband signal generator. A spectrum analyzer(200) analyzes a spectrum of a RF signal which is outputted from a direct up-conversion system. A control PC(300) generally controls the operation of the direct up-conversion system and the spectrum analyzer. [Reference numerals] (110) 3-tone baseband signal generator; (120) Direct up-converter; (200) Spectrum analyzer
摘要翻译：目的：提供直接上变频系统中的I / Q不平衡测量装置及其方法，以使每个频率分量中的相位或增益的不平衡特性相同，并缩短测量时间。构成：3色基带信号发生器（110）产生3色基带信号。直接上变频器（120）直接转换在3音基带信号发生器中产生的I或Q信号。频谱分析器（200）分析从直接上变频系统输出的RF信号的频谱。控制PC（300）通常控制直接上转换系统和频谱分析仪的操作。（附图标记）（110）3音基带信号发生器; （120）直接上变频器; （200）频谱分析仪

6. 发明公开

KR1020130011948A 반도체 시험 장치에 있어서의 전기 길이 측정 방법 有权
标题翻译：在半导体测试装置中测量电长度的方法
公开(公告)号：KR1020130011948A
公开(公告)日：2013-01-30
申请号：KR1020120078272
申请日：2012-07-18
申请人： 와이아이케이 주식회사
发明人： 다케나카고우이치 , 다카다고지 , 나카니시이와오
IPC分类号： G01R31/317 , G01R31/28 , H01L21/66
CPC分类号： G01R31/31725 , G01R31/2831 , H01L22/14
摘要： PURPOSE: An electric length measuring method of a semiconductor test device is provided to easily measure an electric length by forming a probe end in a contact state. CONSTITUTION: A plurality of probes(700) contacts a wafer of a tested target. A calibration wafer(200) has an electric conductance area. A plurality of probes is contacted with the electric conductance area. A measuring signal is inputted in a contact state. The electrical length of a signaling path is calculated based on the measured signal waveform. [Reference numerals] (110) Measuring control unit; (120) PF card; (700) Probe card
摘要翻译：目的：提供一种半导体测试装置的电长度测量方法，通过在接触状态下形成探头端来容易地测量电长度。构成：多个探针（700）接触测试目标的晶片。校准晶片（200）具有导电区域。多个探针与导电区域接触。在接触状态下输入测量信号。基于测量信号波形计算信号路径的电长度。（附图标记）（110）测量控制单元; （120）PF卡; （700）探头卡

7. 发明公开

KR1020100138046A 웨이퍼 상에서 테스트 가능한 ＲＦＩＤ 장치 및 그 테스트 방법 失效
标题翻译：在其上测试的RFID设备及其方法
公开(公告)号：KR1020100138046A
公开(公告)日：2010-12-31
申请号：KR1020090056390
申请日：2009-06-24
申请人： 에스케이하이닉스 주식회사
发明人： 강희복 , 홍석경
IPC分类号： G01R31/3183 , G01R31/02 , G06K19/07
CPC分类号： G01R31/3183 , G01R31/31725 , G01R31/3177 , G01R31/31912 , G01R31/31935 , G06K19/0723
摘要： PURPOSE: A radio-frequency-identification(RFID) tag apparatus and a method for testing the same are provided to simplify a test process by setting a plurality of RFID tags as one RFID tag array. CONSTITUTION: A power supply voltage(VDD) is supplied to a test chip, and the test chip is initialized. A test process is started. A plurality of RFID tags(TAG01, TAG02, TAG17, TAG18, TAG19) is successively and serially connected with the test chip. The RFID tags are successively activated to implement the test process. The power supply voltage and a ground voltage(GND) are supplied to the RFID tags. A test serial input signal and a test serial output signal are successively transmitted through a scribe line.
摘要翻译：目的：提供射频识别（RFID）标签装置及其测试方法，通过将多个RFID标签设置为一个RFID标签阵列来简化测试过程。构成：将电源电压（VDD）提供给测试芯片，并且测试芯片被初始化。开始测试过程。多个RFID标签（TAG01，TAG02，TAG17，TAG18，TAG19）与测试芯片连续并串行连接。连续激活RFID标签以实施测试过程。将电源电压和接地电压（GND）提供给RFID标签。测试串行输入信号和测试串行输出信号通过划线连续发送。

8. 发明公开

KR1020100096629A ＳＳＤ 테스트용 지그 有权
标题翻译：用于测试固态驱动器的JIG
公开(公告)号：KR1020100096629A
公开(公告)日：2010-09-02
申请号：KR1020090015604
申请日：2009-02-25
申请人： (주)마이크로컨텍솔루션
发明人： 유장열
IPC分类号： G01R31/26 , H01L21/66
CPC分类号： G01R31/31903 , G01R1/0466 , G01R31/2863 , G01R31/2884 , G01R31/31725
摘要： PURPOSE: A jig for SSD test is provided to prevent the loss of marketability due to the scratch generated by external side of the SSD when unloading SSD. CONSTITUTION: A slider is installed to be able to slide up and down on a hole part(312) formed inside of lower part of guide block(310) and a groove part formed on the upper side of the housing. A pair of operation links of an ejecting module(330) is slid up and down by inserting into extension hole formed on the guide block. One end part of a pair of lever links(334) are hinge connected to being able to rotate in lower side of each operation link.
摘要翻译：目的：提供用于SSD测试的夹具，以防止由于SSD卸载SSD时外部SSD产生的划痕而导致的市场化损失。构成：滑块被安装成能够在形成在引导块（310）的下部内部的孔部（312）上上下滑动，并且在壳体的上侧形成有槽部。弹出模块（330）的一对操作连杆通过插入形成在引导块上的延伸孔中而上下滑动。一对杠杆连杆（334）的一个端部铰链连接成能够在每个操作连杆的下侧旋转。

9. 发明公开

KR1020090004974A 가변 지연 회로, 시험 장치, 및 전자 디바이스 失效
标题翻译：可变延迟电路，测试装置和电子设备
公开(公告)号：KR1020090004974A
公开(公告)日：2009-01-12
申请号：KR1020087025141
申请日：2007-03-30
申请人： 가부시키가이샤 어드밴티스트
发明人： 하수미타쿠야 , 수다마사카츠 , 수도우사토시
IPC分类号： H03K5/13 , H03K5/12
CPC分类号： G01R31/31727 , G01R31/31725 , G01R31/31922 , G01R31/31937 , H03K5/133 , H03K2005/00032 , H03K2005/00078 , H03K2005/00215 , H03K2005/00221
摘要： A variable delay circuit for providing an output signal obtained by delaying an input signal by a designated delay time. The variable delay circuit comprises a delay control part that provides a control voltage in accordance with a set value of delay time; a current control MOS transistor that receives the control voltage at its gate and provides a drain current in accordance with the control voltage; a correcting part that is connected in parallel to the source-drain of the current control MOS transistor and provides a correction current that simply decreases as the drain current increases within a range, which is larger than a predetermined boundary current, in a normal use range of the drain current; and a delay element that, in a case where the signal value of an output signal is varied in accordance with an input signal, causes the output signal, which is obtained by adding the correction current to the drain current, to flow between the delay element and the output terminal of the variable delay circuit, thereby providing the output signal having delayed by a time in accordance with the output current.
摘要翻译：一种可变延迟电路，用于提供通过将输入信号延迟指定的延迟时间而获得的输出信号。可变延迟电路包括延迟控制部分，其根据延迟时间的设定值提供控制电压; 电流控制MOS晶体管，其在其栅极处接收控制电压，并根据控制电压提供漏极电流; 校正部，其与电流控制MOS晶体管的源极 - 漏极并联连接，并且在正常使用范围内提供随着漏极电流增加大于预定边界电流的范围而简单地减小的校正电流的漏极电流; 以及延迟元件，在输出信号的信号值根据输入信号变化的情况下，使得通过将补偿电流与漏极电流相加而获得的输出信号在延迟元件和可变延迟电路的输出端子，从而根据输出电流提供延迟一段时间的输出信号。

10. 发明公开

KR1020080083305A 시험 장치, 시험 방법, 및 프로그램 有权
标题翻译：测试设备，测试方法和程序
公开(公告)号：KR1020080083305A
公开(公告)日：2008-09-17
申请号：KR1020087016561
申请日：2006-12-26
申请人： 가부시키가이샤 어드밴티스트
发明人： 야마다타츠야 , 도이마사루 , 사토우시냐
IPC分类号： G01R31/3183 , G01R31/28
CPC分类号： G01R31/31725 , G01R31/31726 , G01R31/31727 , G01R31/31937
摘要： a cycle generator generating a rate signal which decides a test cycle based on an operation cycle of a device under test; a phase comparator which inputs an operation clock signal of the device under test generated by the device under test and detects a phase difference of the operation clock signal based on the rate signal; a test signal generation unit generating a test signal to be supplied to the device under test in synchronization with the rate signal; a delay unit for delaying the test signal in accordance with the phase difference for substantially synchronizing it with the operation clock signal; and a test signal supply unit for supplying the delayed test signal to the device under test.
摘要翻译：产生速率信号的循环发生器，所述速率信号基于被测设备的操作周期来决定测试周期; 相位比较器，输入被被测器件生成的被测器件的工作时钟信号，并根据速率信号检测运算时钟信号的相位差; 测试信号生成单元，生成与速率信号同步地供给到被测设备的测试信号; 延迟单元，用于根据相位差延迟测试信号，以使其与操作时钟信号基本上同步; 以及用于将延迟的测试信号提供给被测器件的测试信号提供单元。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式