会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 6. 发明公开
    • 위상 에러 보상 회로
    • 相位误差补偿电路
    • KR1020160103941A
    • 2016-09-02
    • KR1020160021771
    • 2016-02-24
    • 리니어 테크놀러지 엘엘씨
    • 마이어스,존,페리
    • H04L27/38H04L27/233H03C3/40H03D3/00
    • H03H11/18H03B27/00H03D3/009H03D7/1441H03D7/1458H03D2200/0021H03D2200/0043H03H11/22H03K5/02H03K5/26H03K2005/00286
    • 위상에러보상방법및 시스템이개시된다. 위상에러보상회로는위상정정된직교(Q) 출력신호와대응하는위상정정된동상(I) 출력신호를생성하도록구성되고, 회로는 I 입력전압신호에관한전압신호를 I 전류신호로변환하도록구성된제1 상호컨덕턴스회로를포함한다. 제2 상호컨덕턴스회로는 Q 입력전압신호에관한전압신호를 Q 전류신호로변환하도록구성된다. 제1 곱셈기회로는 Q 전류신호에 Q 스케일링상수를곱하도록구성된다. 제2 곱셈기회로는 I 전류신호에 I 스케일링상수를곱하도록구성된다. I 덧셈기는 I 전류신호를스케일링된 Q 신호와더한다. Q 덧셈기는 Q 전류신호를스케일링된 I 신호와더한다.
    • 公开了一种补偿相位误差的方法和系统。 相位误差补偿电路被配置为产生对应于相位校正的正交(Q)输出信号的对应相位校正的同相(I)输出信号,该电路包括第一互导电路,其被配置为转换相关的电压信号 将I输入电压信号转换为I电流信号。 第二互导电路被配置为将与Q输入信号相关的电压信号转换为Q电流信号。 第一乘法器电路被配置为将Q电流信号乘以Q缩放常数。 第二乘法器电路被配置为将I电流信号乘以I缩放常数。 I加法器将I电流信号加到缩放的Q信号上。 Q加法器将Q电流信号与缩放的I信号相加。
    • 8. 发明公开
    • 상보형 소스 팔로워 드라이버를 가진 제어기 영역 네트워크 버스 송신기
    • 控制器区域网络总线发射器与补充源驱动器
    • KR1020160037103A
    • 2016-04-05
    • KR1020150135345
    • 2015-09-24
    • 리니어 테크놀러지 엘엘씨
    • 브렌난시아란
    • H04L25/02H04L12/40
    • H04L12/40039H03K3/012H03K17/164H03K17/687H04L12/12H04L12/40032H04L2012/40215
    • 제어기영역네트워크(CAN) 드라이버(송신기)는우성상태에서버스의제 1 도전체를풀업하는개방드레인제 1 드라이버 MOSFET 및우성상태에서버스의제 2 도전체를풀다운하는개방드레인제 2 드라이버 MOSFET을가진종래의메인드라이버를포함한다. 턴온및 턴오프동안에정확히동일한전류를전도시키기위해드라이버 MOSFET 특성을완전히정합시키기가어려우므로, 상당한공통모드변동이발생하여전자파방사를초래한다. 메인드라이버 MOSFET에기인하는임의의공통모드변동을크게감소시키도록메인드라이버 MOSFET이턴온및 턴오프하는시간동안도전체상에로우공통모드부하임피던스를생성하기위해제 1 드라이버 MOSFET 및제 2 드라이버 MOSFET과병렬로소스팔로워가각각접속된다.
    • 本发明涉及一种具有补充源跟随器驱动器的控制器区域网络总线发送器。 控制器局域网(CAN)驱动器(发射机)包括根据现有技术的主驱动器,该主驱动器具有开路第一驱动器MOSFET,其以主导状态拉出总线的第一导体;以及开漏第二驱动器MOSFET, 在公共汽车的第二个导体处于主导状态。 在导通和关断期间完全匹配驱动器MOSFET特性用于导通完全相同的电流,因此发生显着的共模变化以导致电磁波发射。 源极跟随器并联连接到每个第一驱动器MOSFET和第二驱动器MOSFET,使得在主驱动器MOSFET的导通和关断时间期间,在导体上产生低共模负载阻抗,使得任何常见的 归功于主驱动器MOSFET的模式振动显着降低。
    • 9. 发明公开
    • 이더넷 PoDL용 1-와이어 버스 PD 검출 및 분류 기법
    • 1线总线PD检测和以太网PODL的分类方案
    • KR1020160023616A
    • 2016-03-03
    • KR1020150118087
    • 2015-08-21
    • 리니어 테크놀러지 엘엘씨
    • 드웰리데이비드가드너앤드류제이
    • H04L12/10H04L25/02
    • G06F1/3206G06F1/263G06F1/3287G06F1/3296G06F13/4022G06F13/4282H04L12/10H04L12/40045
    • podl 시스템은하나의꼬인와이어쌍(single twisted wire pair)을통해 pd에 dc 전력및 이더넷데이터를공급하는 pse를포함한다. 와이어쌍에 dc 전압원을커플링하기전에 pd가 podl 호환성인지를판정하기위해, pd는 pse와함께검출및 분류루틴을수행할충분한전력을수신해야한다. pse는제 1 인덕터를통해와이어쌍의제 1 와이어에커플링된저전류풀업전류원을갖는다. 이풀업전류는 pd 내의커패시터를원하는동작전압으로충전하고, 동작전압은 pd 논리회로에전력을공급하기위해사용된다. 다음에, pd 논리회로및 pse 논리회로는제 1 와이어를통해검출및 분류데이터를통신하도록풀다운트랜지스터를제어한다. 핸드셰이킹단계이후에, pse는정상동작동안 pd에전력을공급하기위해와이어쌍 양단에 dc 전압원을인가한다.
    • 数据线电源(PoDL)系统包括通过单根双绞线对供电设备(PD)提供直流电和以太网数据的电源设备(PSE)。 为了在将直流电压源与电线对耦合之前确定PD是否与PoDL兼容,PD应该接收足够的电力以执行检测和分类程序以及PSE。 PSE具有通过第一电感器耦合到线对的第一线的低电流上拉电流源。 上拉电流使PD中的电容器以期望的操作电压充电,并且操作电压用于向PD逻辑电路供电。 然后,PD逻辑电路和PSE逻辑电路控制下拉晶体管,以通过第一线与检测和分类数据通信。 在握手步骤之后,PSE在线对的两端施加直流电压源,以在正常操作期间向PD供电。