专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR102409074B1 저전력 아날로그-디지털 컨버터용 비교기 有权
公开(公告)号：KR102409074B1
公开(公告)日：2022-06-15
申请号：KR1020200177250
申请日：2020-12-17
IPC分类号： H03K5/24 , H03F3/45 , H04N5/378 , H03M1/12
摘要： 저전력이미지센서를위한저전력아날로그-디지털컨버터용비교기가개시된다. 증폭부는제1 증폭부와제2 증폭부를포함하고, 영교차가검출되기전에는제1 증폭부의다이나믹증폭동작에의해정적전력소모가발생되지않으며, 영교차가검출된후 제2 증폭부의동작에의해정적전력이소모되기때문에비교기의저전력동작이가능하다. 또한, 일정한전하바이어스를인가하는전하바이어스부의동작에의해입력전압에따라커패시터에축적되는전하량이변화되는것을방지할 수있기때문에넓은입력범위내에서일정한 AC특성을가질수 있다.

2. 发明公开

KR1020100108611A 정확한 입력 오프셋 전압을 갖는 차동 증폭기 无效
标题翻译：具有精确输入偏置电压的差分放大器
公开(公告)号：KR1020100108611A
公开(公告)日：2010-10-07
申请号：KR1020107019134
申请日：2009-01-29
申请人： 퀄컴 인코포레이티드
发明人： 다비어왈라아노쉬비 , 이철규 , 당반남
IPC分类号： H03F3/45 , H03K5/24
CPC分类号： H03F3/45183 , H03F3/45192 , H03F3/45766 , H03F2200/453 , H03F2200/456 , H03F2203/45028 , H03F2203/45048 , H03F2203/45286 , H03F2203/45291 , H03F2203/45294 , H03F2203/45624 , H03F2203/45628 , H03K5/2481
摘要： 정확한 입력 오프셋 전압을 갖는 증폭기 (209) 가 설명된다. 일 설계에서, 증폭기는 제 1 및 제 2 언밸런스된 차동 쌍을 포함한다. 제 1 언밸런스된 차동 쌍 (312, 314) 은, 차동 입력 신호를 수신하고 제 1 차동 전류 신호를 제공한다. 제 2 언밸런스된 차동 쌍 (322, 324) 은, 차동 레퍼런스 신호 (Vref p, Vref n) 를 수신하며, 차동 출력 신호 (Ioutp, Ioutn) 를 획득하기 위해 제 1 차동 전류 신호로부터 감산되는 제 2 차동 전류 신호를 제공한다. 제 2 차동 전류 신호는, 차동 입력 신호가 증폭기에 대한 타겟 입력 오프셋 전압과 동일할 경우 차동 출력 신호가 제로가 되도록, 제 1 차동 전류 신호에서 에러 전류를 추적한다. 각각의 언밸런스된 차동 쌍에 대해, 일 트랜지스터는 다른 트랜지스터의 M 배의 사이즈이고, M은 타겟 입력 오프셋 전압을 획득하도록 선택된다.

3. 实用新型

KR2020080006140U 멀티 주파수 발생 장치 无效
标题翻译：多频发生器
公开(公告)号：KR2020080006140U
公开(公告)日：2008-12-11
申请号：KR2020070009370
申请日：2007-06-07
申请人： (주)세오전자
发明人： 곽재영
IPC分类号： H03K5/24
摘要： 본 고안의 다양한 주파수 출력이 가능한 멀티 주파수 발생 장치에 관한 것으로서,
본 고안의 장치는 장치에 전원을 공급하는 전원장치; 장치에 필요한 함수신호를 외부장치에서 받아들일수 있는 외부함수신호부; 장치의 동작상태를 보여주는 디스플레이; 각각 고유의 파형의 주파수를 출력하는 함수발생기; 각각의 함수발생기에 데이터와 어드레스를 지정하거나 제어하는 역할을 담당하는 마이크로프로세서; 장치에 필요한 주파수 값을 설정하거나 장치의 동작을 시작하거나 정지시키는 버튼 입력부; 함수발생기에 필요한 클럭을 발생 시키는 오실레이터(OSC); 각 개개의 함수발생기에서 발생되는 주파수의 출력부인 펄스(PULSE)부; 다수의 함수발생기의 출력인 다수의 펄스들을 합성하는 MUX; 다수의 함수발생기에서 혼합된 주파수를 외부로 내보내는 출력부를 포함한다.
본 고안에 의하면, 멀티 주파수 발생 장치는 다수개의 주파수를 합성하여 새로운 주파수를 생성하여 출력이 가능한 장치이며, 기존의 주파수 발생장치와는 달리 파형의 중첩방식을 이용하여 다양한 파형을 생성하여 출력하는것도 가능한 장치이다.
주파수 발생장치, 함수발생기, 마이크로프로세서, 시간지연, 디코더

4. 发明公开

KR1020040019584A 전압의 하이레벨 값이 서로 다른 장치간의 전압 레벨 변환장치 无效
标题翻译：具有不同电压高电平值的器件之间的电压电平转换装置
公开(公告)号：KR1020040019584A
公开(公告)日：2004-03-06
申请号：KR1020020051173
申请日：2002-08-28
申请人： 삼성전자주식회사
发明人： 안영만
IPC分类号： H03K5/24
CPC分类号： H03K19/018521 , H03K19/018592
摘要： PURPOSE: A voltage level conversion apparatus between devices having a different voltage high level value is provided to transmit and receive a signal bidirectionally. CONSTITUTION: According to the voltage level conversion apparatus converting a voltage high level value, a low level voltage device(10) comprises an output driver buffer and an input receiver buffer and it has a lower high level value than a high level voltage device. A high level voltage device(30) comprises an output driver buffer and an input receiver buffer, and it has a higher high level value than the low level voltage device. And a level conversion part(20) transfers a signal bidirectionally between the low level voltage device and the high level voltage device.
摘要翻译：目的：提供具有不同电压高电平值的器件之间的电压电平转换装置以双向传输和接收信号。构成：根据电压电平转换装置转换电压高电平值，低电平电压装置（10）包括输出驱动器缓冲器和输入接收器缓冲器，并且具有比高电平电压装置低的高电平值。高电平电压装置（30）包括输出驱动器缓冲器和输入接收缓冲器，并且其具有比低电平电压装置更高的高电平值。并且电平转换部件（20）在低电平电压装置和高电平电压装置之间双向传送信号。

5. 发明授权

KR100351526B1 차동전압에비례하는제어된출력전류를지니는전압비교기 失效
公开(公告)号：KR100351526B1
公开(公告)日：2003-01-15
申请号：KR1019960700125
申请日：1994-06-24
申请人： 내셔널 세미콘덕터 코포레이션
发明人： 랍.에이.칼 , 스토이안.리,엘.
IPC分类号： H03F3/45 , H03K5/24
CPC分类号： H03K5/2418 , H03F3/45094 , H03F3/45192 , H03F2203/45028 , H03F2203/45508 , H03F2203/45656 , H03F2203/45658 , H03K5/2481
摘要： A voltage comparator produces a current output as a function of the differential input voltage. Three transfer functions are detailed. In the linear transfer mode the output varies linearly in the transition region and swings between zero and a well-defined current value. In a truncated response mode, the output is zero for zero differential input voltage, remains at zero for one input voltage polarity, and rises for the other polarity input linearly to a well-defined current value. In the folded response mode the output current is zero for zero differential input and rises linearly in the transition region to a well-defined current value for either polarity of differential input. While a CMOS form of construction is preferred, bipolar construction is also shown.
摘要翻译：电压比较器根据差分输入电压产生电流输出。详细介绍了三种传输功能。在线性传输模式下，输出在过渡区域中线性变化，并在零和明确定义的电流值之间摆动。在截断响应模式下，对于零差分输入电压，输出为零，对于一个输入电压极性，输出保持为零，对于另一个极性输入，输出线性上升至明确定义的电流值。在折叠响应模式下，对于零差分输入，输出电流为零，并且在过渡区域内线性升高至差分输入任一极性的明确电流值。虽然CMOS结构是优选的，但双极结构也被示出。

6. 发明公开

KR1020010024089A 안정된 스위칭 쓰레숄드를 갖는 차동 비교기 无效
标题翻译：具有稳定切换阈值的差分比较器
公开(公告)号：KR1020010024089A
公开(公告)日：2001-03-26
申请号：KR1020007002838
申请日：1999-07-07
申请人： 코닌클리케 필립스 엔.브이.
发明人： 일레겜스폴에프
IPC分类号： H03K5/24
CPC分类号： H03F3/45717 , H03K5/2481
摘要： 입력단및 쓰레숄드단을포함하는차동쓰레숄드비교기가제공되며, 이들양자는공통전류미러에의해전류를공급받는다. 양쪽단들은, 입력신호를수신하는터미널들을갖는입력단과쓰레숄드전압을수신하는터미널들을갖는쓰레숄드단을갖는차동비교기다. 이쓰레숄드비교기는입력신호전압들사이의차가쓰레숄드전압을초과하는지여부를나타내는신호를제공한다.

7. 发明公开

KR1020000000632A 히스테리시스를 갖는 비교기 无效
标题翻译：具有迟滞的比较器
公开(公告)号：KR1020000000632A
公开(公告)日：2000-01-15
申请号：KR1019980020362
申请日：1998-06-02
申请人： 삼성전자주식회사
发明人： 백승범
IPC分类号： H03K5/24
CPC分类号： H03K3/0377
摘要： PURPOSE: Provided is a comparator having a hysteresis which a user can easily control and whose circuit becomes simple CONSTITUTION: A CMOS comparator having a hysteresis and compares an analog input signal and a reference voltage comprises: a reference voltage generating circuit(10) for receiving and distributing a first and a second external voltages and for outputting a pair of a plurality of the distributed voltages as the first and the second reference voltages; a signal node(N1) on which the analog input voltage is applied for a first time period and the reference voltage is applied for a second time period; a first switch for transferring the analog input voltage to the signal node in response to a first clock signal being activated for the first time period; a second switches for selecting one of the first reference voltage and the second reference voltage in response to a control signal; an inverter(26) having an input node and an output node and for outputting a logic signal to the output node; a capacitor(25) connected between the signal node and the input node; a third switch connected between the input node and the output node and operating the same as the first switch; a latch circuit(27) for generating an output signal and an inverted output signal in response to logic signal of the output node; and a logic circuit(28) for receiving the output signal of the latch circuit, the inverted output signal and a second clock signal and for generating the control signal.
摘要翻译：目的：提供具有用户可以容易地控制并且其电路变得简单的滞后的比较器。构成：具有滞后并比较模拟输入信号和参考电压的CMOS比较器包括：用于接收的参考电压产生电路（10）并且分配第一和第二外部电压并用于输出一对多个分布电压作为第一和第二参考电压; 信号节点（N1），其上施加有第一时间段的模拟输入电压，并且在第二时间段施加参考电压; 第一开关，用于响应于第一时钟信号在第一时间段中被激活而将模拟输入电压传送到信号节点; 用于响应于控制信号选择第一参考电压和第二参考电压之一的第二开关; 具有输入节点和输出节点的反相器（26），用于向输出节点输出逻辑信号; 连接在信号节点和输入节点之间的电容器（25）; 连接在输入节点和输出节点之间并与第一开关相同的第三开关; 用于响应于输出节点的逻辑信号产生输出信号和反相输出信号的锁存电路（27）; 以及用于接收锁存电路的输出信号，反相输出信号和第二时钟信号并用于产生控制信号的逻辑电路（28）。

8. 发明公开

KR1019960704390A 차동전압에비례하는제어된출력전류를지니는전압비교기 失效
标题翻译：具有与差分电压成比例的受控输出电流的电压比较器
公开(公告)号：KR1019960704390A
公开(公告)日：1996-08-31
申请号：KR1019960700125
申请日：1994-06-24
申请人： 내셔널 세미콘덕터 코포레이션
发明人： 랍.에이.칼 , 스토이안.리,엘.
IPC分类号： H03F3/45 , H03K5/24

9. 发明授权

KR1019920004335B1 전압제어발진회로 失效
标题翻译：电压控制振荡器
公开(公告)号：KR1019920004335B1
公开(公告)日：1992-06-01
申请号：KR1019890006579
申请日：1989-05-17
申请人： 가부시끼가이샤 도시바 , 도시바 마이크로일렉트로닉스 가부시키가이샤
发明人： 모테기히로유키 , 스즈키사토시 , 무로가히로키
IPC分类号： H03K5/24
CPC分类号： H03L7/0805 , H03K3/0315 , H03K7/06 , H03L7/081
摘要： 내용 없음.

10. 发明公开

KR1020220107007A 비교 시스템 审中-实审
公开(公告)号：KR1020220107007A
公开(公告)日：2022-08-01
申请号：KR1020227021376
申请日：2021-08-09
IPC分类号： G11C29/42 , G11C11/408 , G11C11/4096 , H03K5/24
摘要： 본발명의실시예는적어도하나의비교회로를포함하는비교시스템을제공하고, 비교회로는공유모듈, 제1 논리유닛및 제2 논리유닛을포함하며, 상기공유모듈은전원신호및 접지신호에연결되고, 제1 신호및 제2 신호에기반하여상기전원신호또는상기접지신호를출력하도록제어하며, 상기제1 신호와상기제2 신호는반전되고; 상기제1 논리유닛은상기공유모듈에연결되며, 제3 신호및 제4 신호를수신하도록구성되고, 상기제3 신호와상기제4 신호는반전되며, 또한제1 연산신호를출력하도록구성되고, 상기제1 연산신호는상기제1 신호와상기제3 신호의배타적논리합이며; 상기제2 논리유닛은상기공유모듈에연결되고, 상기제3 신호및 상기제4 신호를수신하고제2 연산신호를출력하도록구성되며, 상기제2 연산신호는상기제1 신호와상기제3 신호의배타적부정논리합이다. 본발명의실시예는비교시스템의연산속도를향상시키는데도움이된다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式