专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101907903B1 제어 평면 및 데이터 평면으로부터 스위치 외부 메모리를 엑세스하는 방법 有权
公开(公告)号：KR101907903B1
公开(公告)日：2018-10-15
申请号：KR1020177012726
申请日：2015-03-12
申请人： 중국 과학원 음향학 연구소 , 베이징 중커즈왕 과학기술 유한회사
发明人： 왕,링팡 , 왕,진린 , 치,위닝
IPC分类号： G06F3/06
CPC分类号： H04L63/10 , G06F13/4022 , G06F13/4282 , G06F21/6218 , H04L63/101 , H04L67/1097
摘要： 본발명은제어평면및 데이터평면으로부터스위치외부메모리를엑세스하는방법에관한것으로, 제어모듈은스위치로권한을부여받은엔티티및 권한을부여받은동작의정보를발송하고, 스위치는이러한권한을부여받은정보를수신한후 저장하고, 스위치가파일입출력동작명령을수신하여, 해당명령및 단계 1)에서획득하는권한을부여받은정보에따라동작엔티티에해당파일입출력동작명령의권한이있는지의여부를확정하며, 상기파일입출력동작명령에대해권한이있는동작엔티티에대해, 상기스위치는상기파일입출력동작명령에서명령인덱스및 파라미터를추출하여, 파일입출력동작을수행하는것을포함한다.

2. 发明授权

KR101874726B1 PCI 익스프레스 강화 有权
公开(公告)号：KR101874726B1
公开(公告)日：2018-07-04
申请号：KR1020167013929
申请日：2013-12-26
申请人： 인텔 코포레이션
发明人： 우주오구오 , 다스샤르마드벤드라 , 마줌더엠디모히우딘 , 바스톨라서바스 , 시아오카이
IPC分类号： G06F13/38 , G06F13/42
CPC分类号： H03M13/11 , G06F13/36 , G06F13/385 , G06F13/4068 , G06F13/4282 , G06F2213/0026
摘要： 링크가활성상태에서퇴장하는것이식별되며, 링크는복수개의레인을포함한다. 링크를통해이전에전송된데이터에기초하여레인에대한패리티정보가유지되며, 패리티정보의표시는활성상태로부터퇴장하기전에전송된다.

3. 发明公开

KR20180071967A 데이터 처리 审中-公开
公开(公告)号：KR20180071967A
公开(公告)日：2018-06-28
申请号：KR20170173934
申请日：2017-12-18
申请人： ADVANCED RISC MACH LTD
发明人： GENG GUANGHUI , TUNE ANDREW DAVID , SARA DANIEL , MANNAVA PHANINDRA KUMAR , MATHEWSON BRUCE JAMES , JALAL JAMSHED
IPC分类号： H04L29/06 , G06F12/0815 , G06F12/0831 , G06F12/0888
CPC分类号： G06F13/364 , G06F12/0815 , G06F12/0888 , G06F13/404 , G06F13/4282 , G06F2212/6046 , G06F2212/621
摘要： 데이터처리시스템은, 데이터송신을시작하는마스터노드; 상기데이터송신을수신하는하나이상의슬레이브노드들; 및상기데이터처리시스템에서기억한데이터간에일관성을제어하는홈 노드를구비하고, 상기마스터노드로부터상기하나이상의슬레이브노드들중 하나에의적어도하나의데이터송신은상기홈 노드를우회한다.

4. 发明公开

KR20180061140A 통신 시스템, 디바이스, 마스터 디바이스, 슬레이브 디바이스, 통신 시스템의 제어 방법 및 프로그램 审中-公开
公开(公告)号：KR20180061140A
公开(公告)日：2018-06-07
申请号：KR20187002575
申请日：2016-09-09
IPC分类号： G06F13/364 , G06F13/40 , G06F13/42
CPC分类号： G06F13/364 , G06F13/404 , G06F13/4282
摘要： 마스터및 슬레이브사이에서데이터를송수신하는시스템을최적화한다. 제1의슬레이브디바이스는통신의시작을지시하는스타트비트와특정한값이선두비트에설정된소정의패턴데이터와특정한값이선두비트에설정된제1 어드레스를수신하면데이터를송수신한다. 제2의슬레이브디바이스는스타트비트와특정한값과다른값이선두비트에설정된제2 어드레스를차례로송신하여데이터를송수신한다. 마스터디바이스는스타트비트와소정의패턴데이터와제1 어드레스및 제2 어드레스의어느하나를차례로송신하고, 선두비트에의거하여제2의슬레이브디바이스와다른디바이스를조정한다.

5. 发明授权

KR101865261B1 입력 출력 데이터 정렬 有权
公开(公告)号：KR101865261B1
公开(公告)日：2018-06-07
申请号：KR20167013329
申请日：2013-12-23
IPC分类号： G06F13/38 , G06F13/20
CPC分类号： G06F13/385 , G06F13/4282
摘要： 본원에서는컴퓨팅시스템에서비정렬데이터를처리하는기술이설명된다. 이기술은 I/O 인터페이스를통해입력/출력(I/O) 디바이스로부터데이터를수신하는것을포함한다. 데이터가상기컴퓨팅시스템에관하여비정렬되어있으면 I/O 인터페이스에서데이터에값들을추가하는것에의해서데이터가패딩됨으로써, I/O 디바이스와연관되는데이터의소비자는추가되는값들을무시할수 있게된다.

6. 发明公开

KR20180056718A 공유 버스 상의 다수의 동일한 디바이스들의 식별 审中-公开
公开(公告)号：KR20180056718A
公开(公告)日：2018-05-29
申请号：KR20187011094
申请日：2016-08-26
申请人： QUALCOMM INC
发明人： SENGOKU SHOICHIRO
IPC分类号： G06F13/364 , G06F13/40 , G06F13/42 , H04L29/12
CPC分类号： G06F13/364 , G06F13/404 , G06F13/4282 , H04L61/2038 , H04L61/2092
摘要： 복수의다른동일한슬레이브디바이스들과버스를공유하는슬레이브디바이스들에대하여자체식별시스템이제공된다. 각각의슬레이브디바이스는공유버스와별개이고적어도하나의인접슬레이브디바이스에커플링되는, 2 이상의추가의인터페이스들 (예컨대, 단일라인) 을포함할수도있다. 마스터디바이스와슬레이브디바이스에알려진프로토콜은, 각각의슬레이브디바이스가마스터디바이스와슬레이브디바이스간에고유한식별자를명시적으로송신할필요없이, 자신을식별하게하는데사용된다. 복수의슬레이브디바이스들은마스터디바이스로부터의하나이상의브로드캐스트들에응답하여선택적으로구동되고및/또는약하게풀 업또는풀 다운되는, 제 1 인터페이스와제 2 인터페이스를통해데이지체이닝된다. 그들의제 1 및제 2 인터페이스의상태에기초하여, 슬레이브디바이스는브로드캐스트에응답할수도있고, 따라서마스터디바이스에식별자를암시적으로제공한다.

7. 发明公开

KR20180040959A 복수개의 전송레인들을 갖는 데이터 전송 시스템 및 데이터 전송 시스템의 전송 데이터 테스트 방법 审中-公开
公开(公告)号：KR20180040959A
公开(公告)日：2018-04-23
申请号：KR20160132937
申请日：2016-10-13
申请人： SK HYNIX INC
发明人： HWANG MIN SOON
IPC分类号： H04L1/24 , H04L7/00 , H04L7/027 , H04L12/26
CPC分类号： G06F13/4282 , G06F13/36 , G11C19/28 , H03K19/21
摘要： 본출원의일 예에따른데이터전송시스템은, 각각이복수개의전송레인들각각을구성하는복수개의데이터전송부들을통해데이터를전송하는데이터전송시스템에있어서, 데이터전송부들각각은, 입력되는병렬데이터를직렬화하여직렬데이터로출력하는직렬화기, 및직렬화기로부터출력되는직렬데이터를저장하는출력신호저장부를포함한다.

8. 发明授权

KR101847943B1 고성능 상호연결 물리 계층 有权
公开(公告)号：KR101847943B1
公开(公告)日：2018-04-11
申请号：KR1020147033103
申请日：2013-03-15
申请人： 인텔 코포레이션
发明人： 아이어,벤카트라만 , 쥬,다렌에스. , 블랜켄십,로버트지. , 스파그나,폴비오 , 굽타,아쉬시
IPC分类号： G06F13/42 , G06F13/14
CPC分类号： G06F13/22 , G06F1/3287 , G06F8/71 , G06F8/73 , G06F8/77 , G06F9/30145 , G06F9/44505 , G06F9/466 , G06F11/1004 , G06F12/0806 , G06F12/0808 , G06F12/0813 , G06F12/0815 , G06F12/0831 , G06F12/0833 , G06F13/4022 , G06F13/4068 , G06F13/4221 , G06F13/4273 , G06F13/4282 , G06F13/4286 , G06F13/4291 , G06F2212/1016 , G06F2212/2542 , G06F2212/622 , H04L9/0662 , H04L12/4641 , H04L45/74 , H04L49/15 , Y02D10/13 , Y02D10/14 , Y02D10/151 , Y02D10/40 , Y02D10/44 , Y02D30/30
摘要： 링크의재초기화가링크의종료없이일어날수 있고, 링크는다수의레인들내의각각의레인에결합되는송신기및 수신기를포함하고, 링크의재초기화는레인들각각을통해사전정의된시퀀스를전송하는것을포함해야한다.

9. 发明公开

KR20180033676A 메모리 모듈 및 이를 포함하는 메모리 시스템 审中-公开
标题翻译：内存模块和内存相关的内存系统
公开(公告)号：KR20180033676A
公开(公告)日：2018-04-04
申请号：KR20160122936
申请日：2016-09-26
IPC分类号： G06F3/06 , G06F11/07 , G06F13/16
CPC分类号： G06F3/0626 , G06F1/08 , G06F3/0619 , G06F3/0625 , G06F3/0659 , G06F3/0661 , G06F3/0685 , G06F11/1076 , G06F13/404 , G06F13/4282
摘要： 메모리모듈은, 호스트메모리콘트롤러로부터수신되는커맨드, 어드레스및 데이터를직-병렬변환하는프론트인터페이스; 상기프론트인터페이스를통해상기호스트메모리콘트롤러와통신하고, 에러정정동작을수행하는모듈콘트롤러; 및상기모듈콘트롤러로부터상기커맨드와상기어드레스를수신하고, 상기모듈콘트롤러와데이터를송수신하는메모리장치를포함하고, 상기호스트메모리콘트롤러와상기프론트인터페이스간에상기커맨드, 상기어드레스및 상기데이터를전송하기위한라인들의개수보다상기모듈콘트롤러와상기메모리장치간에상기커맨드, 상기어드레스및 상기데이터를전송하기위한라인들의개수가더 많을수 있다.
摘要翻译：一种存储器模块，包括：前端接口，适用于执行从主机存储器控制器接收的命令，地址和数据的串并转换; 适于通过前端接口与主机存储器控制器通信的模块控制器; 以及适合于从模块控制器接收命令和地址并且将数据传送到模块控制器或从模块控制器接收数据的存储装置。用于在主机存储器控制器和前端接口之间传输命令，地址和数据的行数大于在模块控制器和存储器设备之间传输命令，地址和数据的行数。

10. 发明公开

KR20180030938A 멀티칩 패키지 링크 审中-公开
标题翻译：多芯片封装链接
公开(公告)号：KR20180030938A
公开(公告)日：2018-03-26
申请号：KR20187007381
申请日：2013-12-26
IPC分类号： G06F13/42 , G06F13/14 , G06F13/40
CPC分类号： G06F13/4282 , G06F13/124 , G06F13/4273 , G06F15/173 , Y02D10/14 , Y02D10/151
摘要： 물리링크의하나이상의데이터레인을통해데이터를수신하고, 물리링크의레인중 다른레인을통해, 유효데이터가하나이상의데이터레인상의유효신호의어써션뒤에나오는것을식별하는, 유효신호를수신하고, 물리링크의레인중 다른레인을통해, 하나이상의데이터레인상의데이터의타입을식별하는스트림신호를수신하는물리계층로직이제공된다.
摘要翻译：提供物理层逻辑，其用于在物理链路的一个或多个数据通道上接收数据，在物理链路的另一个通道上接收有效信号，以识别有效数据将跟随一个有效信号的断言，或者更多数据通道，并且在识别一个或多个数据通道上的数据的类型的物理链路的另一个通道上接收流信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式