专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明公开

KR1020160073782A 전자 장치 및 그 제조 방법 审中-实审
标题翻译：电子设备及其制造方法
公开(公告)号：KR1020160073782A
公开(公告)日：2016-06-27
申请号：KR1020140182542
申请日：2014-12-17
申请人： 에스케이하이닉스 주식회사
发明人： 김양곤 , 이보미 , 최원준 , 김국천 , 임종구
IPC分类号： H01L43/08 , H01L27/115 , H01L43/12
CPC分类号： G11C11/161 , H01L43/08 , H01L45/1253 , H01L27/115 , H01L43/12
摘要： 본발명의실시예들이해결하려는과제는, 가변저항소자의특성향상이가능한반도체메모리를포함하는전자장치및 그제조방법을제공하는것이다. 상기과제를해결하기위한본 발명의일 실시예에따른전자장치는, 반도체메모리를포함하는전자장치로서, 상기반도체메모리는, 제1 및제2금속층을포함하는하부층; 상기하부층상에위치하고변경가능한자화방향을갖는제1자성층; 상기제1자성층상에위치하는터널배리어층; 및상기터널배리어층상에위치하고고정된자화방향을갖는제2자성층을포함하고, 상기하부층은, 상기제1 및제2금속층사이에이중상구조를갖는배리어층을더 포함할수 있다. 상술한본 발명의실시예들에의한반도체메모리를포함하는전자장치및 그제조방법에의하면, 가변저항소자의특성향상이가능하다.
摘要翻译：通过本发明的实施例解决的任务是提供一种包括能够改善可变电阻元件的特性的半导体存储器件的电子器件及其制造方法。根据本发明的一个实施例的用于解决任务的电子设备是包括半导体存储器的电子设备，并且可以包括：包括第一和第二金属层的下层; 第一磁性层，其位于下层上并具有能够改变的磁化方向; 位于所述第一磁性层上的隧道势垒层; 以及第二磁性层，其位于隧道势垒层上并且具有固定的磁化方向，并且还可以包括在第一和第二金属层之间具有双相结构的阻挡层。根据包括半导体存储器的电子设备及其制造方法，可以提高可变电阻元件的特性。

2. 发明公开

KR1020130033695A 싱글사이드콘택을 이용한 반도체장치 제조 방법 无效
标题翻译：使用单面接触制造半导体器件的方法
公开(公告)号：KR1020130033695A
公开(公告)日：2013-04-04
申请号：KR1020110097526
申请日：2011-09-27
申请人： 에스케이하이닉스 주식회사
发明人： 이보미
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/66712 , H01L29/66045 , H01L29/7802
摘要： PURPOSE: A method for manufacturing a semiconductor device using a single side contact is provided to simultaneously remove silicon oxide from the side of a dopant diffusion barrier and to minimize damage to a lower liner oxide layer in a single side contact process. CONSTITUTION: A pillar(204) separated by a trench is formed by etching a substrate(201). A hard mask layer(202) is formed on the upper side of the pillar. An insulation layer includes an open part to expose a part of a sidewall of the pillar. A dopant diffusion barrier layer(208) is formed in the open part. A protection layer(210A) partially fills the trench to expose the dopant diffusion barrier layer. A liner layer is formed on the protection layer to expose the dopant diffusion barrier layer. The surface of the dopant diffusion barrier layer exposed by the liner layer is cleaned.
摘要翻译：目的：提供一种使用单侧触点制造半导体器件的方法，以从掺杂剂扩散阻挡层的一侧同时去除氧化硅，并且在单侧接触工艺中使对下衬垫氧化物层的损伤最小化。构成：通过蚀刻衬底（201）形成由沟槽分隔的柱（204）。在柱的上侧形成有硬掩模层（202）。绝缘层包括用于暴露柱的侧壁的一部分的开口部分。在开放部分形成掺杂剂扩散阻挡层（208）。保护层（210A）部分地填充沟槽以暴露掺杂剂扩散阻挡层。衬底层形成在保护层上以暴露掺杂剂扩散阻挡层。由衬里层暴露的掺杂剂扩散阻挡层的表面被清洁。

3. 发明授权

KR102133178B1 전자 장치 및 그 제조 방법 有权
公开(公告)号：KR102133178B1
公开(公告)日：2020-07-15
申请号：KR1020140069524
申请日：2014-06-09
申请人： 에스케이하이닉스 주식회사 , 도시바 메모리 가부시키가이샤
发明人： 김양곤 , 이보미 , 최원준 , 김국천 , 와타나베다이스게 , 나가미네마코토 , 이영민 , 우에다코지 , 나가세토시히코 , 사와다카즈야
IPC分类号： G11C11/15 , G11C16/06

4. 发明公开

KR1020160073851A 전자 장치 및 그 제조 방법 审中-实审
标题翻译：电子设备及其制造方法
公开(公告)号：KR1020160073851A
公开(公告)日：2016-06-27
申请号：KR1020140182684
申请日：2014-12-17
申请人： 에스케이하이닉스 주식회사
发明人： 동차덕 , 박기선 , 이보미 , 최원준 , 김국천 , 김양곤
IPC分类号： H01L27/115
CPC分类号： G06F12/0802 , G06F2212/1028 , G06F2212/202 , G06F2212/222 , H01L27/222 , H01L43/08 , H01L43/10 , H01L27/11507
摘要： 반도체메모리를포함하는전자장치및 그제조방법이제공된다. 본발명의일 실시예에따른반도체메모리를포함하는전자장치의제조방법은, 제1 및제2 영역이정의된기판상에, 상기제1 및제2 영역각각에위치하는제1 및제2 도전패턴을갖는층간절연막을형성하는단계 - 여기서, 상기제1 도전패턴및 상기층간절연막은평탄화된상면을갖고, 상기제2 도전패턴의적어도일부는상기층간절연막의상면보다아래로함몰됨. - ; 상기제1 도전패턴, 상기제2 도전패턴및 상기층간절연막상에가변저항층을형성하는단계; 상기가변저항층상에습식케미컬의침투를방지하는비금속성물질을포함하는캡핑층을형성하는단계; 상기캡핑층상에몰드층을형성하는단계; 상기제1 영역의상기몰드층내에하드마스크패턴을형성하는단계; 상기습식케미컬을이용하여상기제1 영역의상기몰드층을제거하는단계; 및상기하드마스크패턴을이용하여상기캡핑층및 상기가변저항층을식각하는단계를포함할수 있다.
摘要翻译：提供一种电子设备，包括即使在区域之间存在间隙也能够确保所需形状的可变电阻图案的半导体存储器及其制造方法。根据本发明的实施例，包括半导体存储器的电子器件的制造方法包括：在包括第一区域和第二区域的衬底上形成包括第一和第二区域的层间绝缘膜的步骤，第二导电图案分别被放置在第一区域和第二区域上，其中第一导电图案和层间绝缘膜具有平坦化的顶表面，并且至少部分第二导电图案在顶部下方凹陷层间绝缘膜表面; 在第一导电图案，第二导电图案和层间绝缘膜上形成可变电阻层的步骤; 形成包含非金属材料的覆盖层以防止湿化学品渗透到可变电阻层上的步骤; 在覆盖层上形成模具层的步骤; 在第一区域的模具层内形成硬掩模图案的步骤; 使用湿化学品去除第一区域的模具层的步骤; 以及使用硬掩模图案蚀刻封盖层和可变电阻层的步骤。

5. 发明公开

KR1020150141266A 전자 장치 및 그 제조 방법 审中-实审
标题翻译：电子设备及其制造方法
公开(公告)号：KR1020150141266A
公开(公告)日：2015-12-18
申请号：KR1020140069524
申请日：2014-06-09
申请人： 에스케이하이닉스 주식회사 , 도시바 메모리 가부시키가이샤
发明人： 김양곤 , 이보미 , 최원준 , 김국천 , 와타나베다이스게 , 나가미네마코토 , 이영민 , 우에다코지 , 나가세토시히코 , 사와다카즈야
IPC分类号： G11C11/15 , G11C16/06
CPC分类号： G06F12/0802 , G11C11/161 , G11C11/1675 , H01L43/08
摘要： 전자장치가제공된다. 본발명의일 실시예에따른전자장치는, 반도체메모리를포함하는전자장치로서, 상기반도체메모리는, 변경가능한자화방향을갖는제1 자성층; 고정된자화방향을갖는제2 자성층; 및상기제1 자성층과상기제2 자성층사이에개재된터널베리어층을포함하고, 상기제2 자성층은, Mo이첨가된강자성물질을포함할수 있다.
摘要翻译：提供电子设备。根据本发明的实施例的电子设备包括半导体存储器，其中半导体存储器可以包括：具有可变放大方向的第一磁性层; 具有固定放大方向的第二磁性层; 以及设置在所述第一和第二磁性层之间的隧道势垒层，其中所述第二磁性层可以包括加入Mo的铁磁性物质。

6. 发明授权

KR101116357B1 반도체장치의 수직셀의 접합 형성 방법 有权
标题翻译：在半导体器件中形成垂直细胞结的方法
公开(公告)号：KR101116357B1
公开(公告)日：2012-03-09
申请号：KR1020100040901
申请日：2010-04-30
申请人： 에스케이하이닉스 주식회사
发明人： 이보미
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L21/2254 , H01L21/2257 , H01L21/743 , H01L27/10876 , H01L27/10885
摘要： 본발명은필라형활성영역의측벽일부에형성되는접합의도핑농도를용이하게제어할수 있고, 접합의깊이를얕게형성할수 있고, 필라형활성영역의측벽일부에형성되는접합이외영역으로도펀트가불필요하게확산하는것을방지할수 있는반도체장치제조방법을제공하기위한것으로, 본발명의반도체장치제조방법은본 발명의반도체장치제조방법은기판을식각하여트렌치에의해분리되는활성영역을형성하는단계; 상기활성영역의측벽일부를노출시키는오프닝을갖는절연막을형성하는단계; 상기오프닝을매립하는매립막을형성하는단계; 상기매립막을포함한전면에확산제어막을형성하는단계; 및상기노출된측벽일부에접합을형성하는단계를포함하며, 상술한본 발명은오프닝이형성된절연막의오프닝을매립하는언도우프드막을형성하므로써후속확산제어막의단차피복성을향상시킬수 있는효과가있다. 또한, 본발명은확산제어막을적용하므로써접합의깊이를얕게제어할수 있다.

7. 发明公开

KR1020110121346A 반도체장치의 수직셀의 접합 형성 방법 有权
标题翻译：在半导体器件中形成垂直细胞结的方法
公开(公告)号：KR1020110121346A
公开(公告)日：2011-11-07
申请号：KR1020100040901
申请日：2010-04-30
申请人： 에스케이하이닉스 주식회사
发明人： 이보미
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L21/2254 , H01L21/2257 , H01L21/743 , H01L27/10876 , H01L27/10885 , H01L21/2253 , H01L21/02255 , H01L21/28531 , H01L29/7813
摘要： PURPOSE: A method for jointing and forming the vertical cell of a semiconductor is provided to improve the step coverage of a diffusion control film which is formed in a subsequent process by forming an undoped film which fills the opening of an insulating layer. CONSTITUTION: An active area(303), which is separated with a trench(302), is formed in a substrate(301). An insulating layer with an opening is formed in the sidewall of the active area. The undoped film(309A) filling the opening is formed. A diffusion control film(310) is formed in the front which includes the undoped film. Junction(313) is formed in the part of an exposed sidewall.
摘要翻译：目的：提供一种用于连接和形成半导体垂直单元的方法，以通过形成填充绝缘层的开口的未掺杂的膜来改善在随后的工艺中形成的扩散控制膜的阶梯覆盖。构成：在衬底（301）中形成与沟槽（302）分离的有源区域（303）。具有开口的绝缘层形成在有源区的侧壁中。形成填充开口的未掺杂膜（309A）。扩散控制膜（310）形成在前面，包括未掺杂的膜。结露（313）形成在暴露侧壁的一部分。

8. 发明授权

KR101797630B1 3차원 구조의 비휘발성 메모리 소자 제조 방법 有权
公开(公告)号：KR101797630B1
公开(公告)日：2017-11-15
申请号：KR1020110066808
申请日：2011-07-06
申请人： 에스케이하이닉스 주식회사
发明人： 신대규 , 이보미 , 이기홍 , 황성진
IPC分类号： H01L21/8247 , H01L27/115
摘要： 본발명은 3차원구조의비휘발성메모리소자제조방법에관한것으로, 기판상에복수의제1 층간절연막들및 복수의제1 도전막들을교대로형성하는단계; 상기복수의제1 층간절연막들및 복수의제1 도전막들을식각하여복수의제1 트렌치들을형성하는단계; 상기제1 트렌치의내벽에노출된상기복수의제1 층간절연막들을일부두께리세스하는단계; 상기복수의제1 층간절연막들이리세스된상기제1 트렌치의내면을따라전하차단막을형성하는단계; 상기제1 층간절연막의리세스영역이매립되도록상기제1 트렌치의내면을따라제2 도전막을형성하는단계; 상기복수의제1 트렌치들의개구부를덮고상기복수의제1 트렌치들의저면은노출시키도록, 상기복수의제1 트렌치들의상부내벽및 상기복수의제1 트렌치들사이의상기복수의제1 층간절연막들및 복수의제1 도전막들의상부에버퍼막을형성하는단계; 및상기복수의제1 트렌치들의저면에형성된상기제2 도전막및 상기전하차단막을제거하는단계를포함한다. 본발명에따르면, 트렌치의개구부에버퍼막을형성한후에트렌치저면의전하차단막및 플로팅게이트용도전막을제거하므로, 상부의플로팅게이트및 전하차단막이손상되는것을방지할수 있다.

9. 发明公开

KR1020160073859A 전자 장치 및 그 제조 방법 审中-实审
标题翻译：电子设备及其制造方法
公开(公告)号：KR1020160073859A
公开(公告)日：2016-06-27
申请号：KR1020140182699
申请日：2014-12-17
申请人： 에스케이하이닉스 주식회사
发明人： 김국천 , 박기선 , 이보미 , 최원준 , 김양곤
IPC分类号： H01L27/115
CPC分类号： H01L43/10 , G06F3/0604 , G06F3/0659 , G06F3/0679 , H01L43/08 , H01L27/11507
摘要： 본발명의실시예들이해결하려는과제는, 가변저항소자의특성향상이가능한반도체메모리를포함하는전자장치및 그제조방법을제공하는것이다. 상기과제를해결하기위한본 발명의일 실시예에따른전자장치는, 반도체메모리를포함하는전자장치로서, 상기반도체메모리는, 고정층, 터널배리어층및 가변층이적층된가변저항소자를포함하고, 상기가변층은철(Fe)보다표준전극전위가높은물질층을포함할수 있다. 상술한본 발명의실시예들에의한반도체메모리를포함하는전자장치및 그제조방법에의하면, 가변저항소자의특성향상이가능하다.
摘要翻译：本发明的实施例提供一种电子设备及其制造方法，该电子设备包括可变电阻器件具有能够改进的特性的半导体存储器。为了实现这一目的，根据本发明的实施例，电子设备是包括半导体存储器的电子设备。半导体存储器包括具有固定层的可变电阻器件，隧道势垒层和堆叠的可变层。可变层可以包括其标准电极电位高于铁（Fe）的材料层。根据本发明实施例的包括半导体存储器及其制造方法的电子器件，可以提高可变电阻器件的特性。

10. 发明公开

KR1020160061746A 전자 장치 및 그 제조 방법 审中-实审
标题翻译：电子设备及其制造方法
公开(公告)号：KR1020160061746A
公开(公告)日：2016-06-01
申请号：KR1020140164523
申请日：2014-11-24
申请人： 에스케이하이닉스 주식회사
发明人： 박기선 , 이보미 , 최원준 , 김국천
IPC分类号： H01L43/08 , H01L43/12 , H01L27/115 , H01L21/8247
CPC分类号： H01L43/08 , G06F1/3275 , H01L43/02 , H01L43/12 , G11C11/161 , H01L43/10
摘要： 전자장치가제공된다. 본발명의일 실시예에따른전자장치는, 반도체메모리를포함하는전자장치로서, 상기반도체메모리는, 기판상에형성되고, 홀을갖는층간절연막; 상기홀에매립되어상기층간절연막의상면과실질적으로동일한레벨에위치하는상면을갖는도전패턴; 및상기도전패턴상에서상기도전패턴과접속하고, 변경가능한자화방향을갖는자유층, 고정된자화방향을갖는피고정층및 이들사이에개재된터널베리어층을포함하는적층구조물을포함하고, 상기도전패턴의상부는, 비정질영역을포함할수 있다.
摘要翻译：提供电子设备。根据本发明的实施例的电子设备包括半导体存储器。半导体存储器包括：形成在基板上并具有孔的层间电介质膜; 导电图案具有实际上通过埋在孔中而与层间电介质膜的上平面位于同一水平面的上平面; 以及与导电图案上的导电图案连接的层叠结构，并且包括具有可变磁化方向的自由层，具有固定的磁化方向的固定层和插入其间的隧道势垒层。导电图案的上部可以包括无定形区域。本发明的目的是提供一种可以确保可变电阻器的特性并且具有低处理难度的电子装置。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式