专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101642935B1 더미 셀을 갖는 불휘발성 메모리 장치 및 그것의 바이어스 방법 有权
标题翻译：具有DUMMY细胞的非易失性存储器件及其偏置方法
公开(公告)号：KR101642935B1
公开(公告)日：2016-07-27
申请号：KR1020090097729
申请日：2009-10-14
申请人： 삼성전자주식회사
发明人： 박찬 , 설종선 , 강창석 , 박영우 , 장성일 , 박진택
IPC分类号： G11C16/30 , G11C16/24 , G11C16/28
摘要： 본발명은더미셀들을포함하는불휘발성메모리장치에관한것이다. 본발명의실시예에따른불휘발성메모리장치는더미비트라인에연결되는더미셀들; 및프로그램동작시, 상기더미비트라인으로더미비트라인전압을제공하는더미비트라인바이어스회로를포함하되, 상기더미비트라인전압에의하여상기더미셀들중 적어도하나는복수의프로그램상태들중 최상위프로그램상태보다낮고소거상태보다높은문턱전압으로프로그램된다.

2. 发明公开

KR1020120017966A 3차원 반도체 장치 有权
标题翻译：三维半导体存储器件
公开(公告)号：KR1020120017966A
公开(公告)日：2012-02-29
申请号：KR1020100080954
申请日：2010-08-20
申请人： 삼성전자주식회사
发明人： 장성일 , 박영우 , 설광수
IPC分类号： H01L27/108 , H01L21/8242 , H01L29/78
CPC分类号： H01L27/11551 , H01L27/11556 , H01L27/11578 , H01L29/66825 , H01L29/66833 , H01L29/7889 , H01L29/7926 , H01L27/10841
摘要： PURPOSE: A 3D semiconductor device is provided to implement a body erase of a memory cell by electrically connecting a semiconductor pattern and a substrate with a semiconductor connecting layer. CONSTITUTION: An electrode structure includes conductive patterns(230) laminated on a substrate. The semiconductor pattern includes channel regions adjacent to the conductive patterns and vertical adjacent regions between the channel regions and passes through the electrode structure. A semiconductor connecting layer(191) is protruded from an outer wall of the semiconductor pattern and connects the semiconductor pattern and the substrate. Memory elements include a horizontal pattern(220) and a vertical pattern and are arranged between the channel regions and the conductive patterns.
摘要翻译：目的：提供一种3D半导体器件，通过用半导体连接层电连接半导体图案和衬底来实现存储单元的体擦除。构成：电极结构包括层叠在基板上的导电图案（230）。半导体图案包括与导电图案相邻的沟道区域和沟道区域之间的垂直相邻区域并且穿过电极结构。半导体连接层（191）从半导体图案的外壁突出并连接半导体图案和基板。存储元件包括水平图案（220）和垂直图案，并且布置在沟道区域和导电图案之间。

3. 发明公开

KR1020100061017A 반도체소자 및 그 제조방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020100061017A
公开(公告)日：2010-06-07
申请号：KR1020080119886
申请日：2008-11-28
申请人： 삼성전자주식회사
发明人： 김주형 , 강창석 , 장성일 , 박영우 , 최정달
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/42324 , H01L21/28273 , H01L21/28282 , H01L29/4234
摘要： PURPOSE: A semiconductor device and a fabrication method thereof are provided to improve an erase operation of a flash memory device by reducing an electron back-tunneling due to electric filed at the edge of a conductive pattern. CONSTITUTION: A first dielectric pattern(5a), a data storage pattern(10a), and a second dielectric pattern(15a) are successively laminated on a semiconductor substrate(1). A first conductive pattern(20b) is formed on the second dielectric pattern. The second conductive pattern(25a) is formed on the first conductive pattern. The second conductive pattern has the width bigger than the first conductive pattern. The second dielectric pattern has the width bigger than the first conductive pattern. The first and second conductive patterns comprise different conductive material films.
摘要翻译：目的：提供半导体器件及其制造方法，以通过减少由导电图案的边缘处的电场引起的电子反向隧穿来改善闪存器件的擦除操作。构成：在半导体衬底（1）上依次层叠第一电介质图案（5a），数据存储图案（10a）和第二电介质图案（15a）。第一导电图案（20b）形成在第二电介质图案上。第二导电图案（25a）形成在第一导电图案上。第二导电图案的宽度大于第一导电图案。第二电介质图案的宽度大于第一导电图案。第一和第二导电图案包括不同的导电材料膜。

4. 发明公开

KR1020040075562A 베이크 장치 无效
标题翻译：包装设备
公开(公告)号：KR1020040075562A
公开(公告)日：2004-08-30
申请号：KR1020030011107
申请日：2003-02-21
申请人： 삼성전자주식회사
发明人： 이규명 , 장성일
IPC分类号： H01L21/027
摘要： PURPOSE: A bake apparatus is provided to remove a defect due to misalignment of a wafer on a heating plate by preventing collision between a bracket of a lift pin and a chamber cover. CONSTITUTION: A wafer is loaded on an upper surface of a heating plate(110). A plurality of lift pins(122) are installed at the heating plate in order to load/unload into/from the heating plate. A chamber cover(132) is used for covering the heating plate. The first elevation unit is used for elevating the lift pins. The second elevation unit is used for elevating the chamber cover. A detection unit detects a contact state between the chamber cover and the lift pins.
摘要翻译：目的：提供一种烘烤设备，用于通过防止提升销的支架与室盖之间的碰撞而消除由于加热板上的晶片不对准导致的缺陷。构成：将晶片装载在加热板（110）的上表面上。多个提升销（122）安装在加热板上以加载/卸载加热板。室盖（132）用于覆盖加热板。第一升降单元用于升降升降销。第二高度单元用于升高室盖。检测单元检测室盖和提升销之间的接触状态。

5. 发明公开

KR1019990049363A 웨이퍼 이송장치의 암 无效
标题翻译：晶片传送装置的臂
公开(公告)号：KR1019990049363A
公开(公告)日：1999-07-05
申请号：KR1019970068300
申请日：1997-12-12
申请人： 삼성전자주식회사
发明人： 장성일 , 김창환
IPC分类号： H01L21/68
摘要： 본 발명은 웨이퍼 표면에 스크래치를 유발하지 않는 웨이퍼 이송장치의 암을 개시한다. 암고정부와 상기 암고정부로부터 연장되는 웨이퍼 지지부와 상기 웨이퍼 지지부와 연결되고 그 단부가 둥근 형태의 평면을 갖는 웨이퍼 가이드부를 구비하는 웨이퍼 이송 장치의 암을 제공한다. 상기 웨이퍼 가이드부의 단부는 상기 단부의 위면 및 아래면이 단부의 끝쪽을 향하여 대칭적으로 챔퍼링되는 것이 바람직하다.

6. 发明授权

KR102165263B1 ＭＯＳＦＥＴ 소자들의 레이아웃들 및 수직 구조들 有权
公开(公告)号：KR102165263B1
公开(公告)日：2020-10-13
申请号：KR1020140075863
申请日：2014-06-20
申请人： 삼성전자주식회사
发明人： 이재훈 , 주녹현 , 양형모 , 장성일 , 이찬호
IPC分类号： H01L29/78 , H01L21/336

7. 发明授权

KR101652829B1 수직 구조의 비휘발성 메모리 소자 有权
标题翻译：垂直结构非易失性存储器件
公开(公告)号：KR101652829B1
公开(公告)日：2016-09-01
申请号：KR1020100052366
申请日：2010-06-03
申请人： 삼성전자주식회사
发明人： 최병인 , 장성일 , 강창석 , 임진수
IPC分类号： H01L27/115 , H01L21/8247
CPC分类号： H01L29/66666 , G11C16/0466 , G11C16/0483 , H01L27/11551 , H01L27/11556 , H01L27/11578 , H01L29/66825 , H01L29/66833 , H01L29/7827 , H01L29/7889 , H01L29/7926
摘要： 수직채널구조의비휘발성메모리소자가제공된다. 본발명의일 실시예에따른비휘발성메모리소자는, 기판상에수직인방향으로연장되는채널층; 및채널층의측벽을따라서기판상으로수직하게배열되는복수의트랜지스터들을포함하는메모리셀 스트링;을포함하고, 메모리셀 스트링은복수의트랜지스터들을구성하며제1 층간절연막에의해분리되는게이트들을포함하며, 메모리셀 스트링의복수의트랜지스터들중 적어도하나는게이트와채널층의사이에형성된돌출부를포함하는것을특징으로한다.

8. 发明授权

KR101624980B1 비휘발성 메모리 소자 有权
标题翻译：非易失性存储器件
公开(公告)号：KR101624980B1
公开(公告)日：2016-05-27
申请号：KR1020090055067
申请日：2009-06-19
申请人： 삼성전자주식회사
发明人： 장성일 , 강창석 , 최정달
IPC分类号： H01L21/8247 , H01L27/115
CPC分类号： H01L29/66833 , G11C16/10 , G11C16/14 , H01L21/28282 , H01L27/11565 , H01L27/11568 , H01L27/11578 , H01L27/11582 , H01L29/513 , H01L29/792 , H01L29/7926
摘要： 비휘발성메모리소자가제공된다. 이소자는기판, 기판상의터널유전막, 터널유전막상의트랩절연막, 트랩절연막상의고정전하막, 고정전하막상의블로킹막, 블로킹막상의게이트전극을포함한다. 상기블로킹막은상기고정전하막과다른물질을포함한다.

9. 发明公开

KR1020150145606A ＭＯＳＦＥＴ 소자들의 레이아웃들 및 수직 구조들 审中-实审
标题翻译： MOSFET器件的层级和垂直结构
公开(公告)号：KR1020150145606A
公开(公告)日：2015-12-30
申请号：KR1020140075863
申请日：2014-06-20
申请人： 삼성전자주식회사
发明人： 이재훈 , 주녹현 , 양형모 , 장성일 , 이찬호
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/0692 , H01L27/0207 , H01L27/088 , H01L27/11582 , H01L29/41758 , H01L29/41775 , H01L29/4238 , H01L29/78 , H01L29/7834 , H01L29/7848
摘要： 제1 활성영역, 상기제1 활성영역을 Y 방향으로가로질러연장하여제1 소스영역및 제1 드레인영역을정의하는제1 게이트전극, 상기제1 게이트전극상에상기 Y 방향으로연장하는가상의제1 게이트통과선상에정렬되도록배치된제1 게이트컨택들, 상기제1 소스영역상에상기 Y 방향으로연장하는가상의제1 소스통과선상에정렬되도록배치된제1 소스컨택들, 및상기제1 드레인영역상에상기 Y 방향으로연장하는가상의제1 드레인통과선상에정렬되도록배치된제1 드레인컨택들을포함하고, 상기제1 드레인컨택들중 적어도하나는상기제1 소스컨택들의사이를지나상기 Y 방향과수직하는 X 방향으로평행하게연장하는가상의제1 X-직선들중 어느하나상에정렬되도록배치된레이아웃을갖는 MOSFET 소자가설명된다.
摘要翻译：公开了一种MOSFET器件，包括：第一有源区; 第一栅电极，沿Y方向延伸穿过所述第一有源区，并且限定第一源区和第一漏区; 第一栅极触点设置成布置在沿着Y方向在第一栅电极上延伸的虚拟第一栅极通过线上; 第一源触点设置成布置在沿Y方向在第一源区域中延伸的虚拟第一源极线上; 以及第一漏极触点，其设置成布置在沿着Y方向在第一漏极区域中延伸的虚拟第一漏极通过线上。所述第一漏极接触件中的至少一个具有通过所述第一源极触点之间的布置，并布置成布置在沿相对于Y方向垂直的X方向上水平延伸的虚拟第一X线性线中的任一个上。

10. 发明授权

KR101366358B1 터치스크린 및 그 제조방법 有权
标题翻译：触摸屏及其制造方法
公开(公告)号：KR101366358B1
公开(公告)日：2014-02-25
申请号：KR1020100132507
申请日：2010-12-22
申请人： 삼성전자주식회사
发明人： 김진한 , 이영섭 , 정석홍 , 이명섭 , 문대승 , 오경석 , 우정훈 , 이동철 , 임종현 , 장성일 , 조용구 , 고형준 , 김경훈 , 김정은 , 김현범 , 노대빈 , 박재영 , 백은진 , 이충희 , 정성호 , 조재욱
IPC分类号： G06F3/044 , G06F3/041
摘要： 본 발명에 따른 터치스크린은 상부 기판, 상기 상부 기판의 하면에 형성되며 제1 단위 투명 도전 패턴 및 제2 단위 투명 도전 패턴이 상기 상부 기판의 하면에 제1 방향으로 제1 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 상부 투명 도전 패턴들을 복수 개 포함하고 상기 복수의 상부 투명 도전 패턴들이 차례로 제2 간격을 두고 평행하게 배열되는 상부 투명 도전층, 상기 상부 투명 도전층의 가장자리에 형성되며 상기 복수의 상부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 상부 전극 패턴들을 갖는 상부 전극, 상기 상부 투명 도전층 및 상기 상부 전극의 하면에 형성된 유전층, 상기 유전층의 하면에 형성되며 제3 단위 투명 도전 패턴 및 제4 단위 투명 도전 패턴이 상기 유전층의 하면에 제2 방향으로 제2 간격을 두고 교대로 배열되어 전기적으로 연결되도록 형성된 하부 투명 도전 패턴들을 복수 개 포함하고 상기 복수의 하부 투명 도전 패턴들이 차례로 제1 간격을 두고 평행하게 배열되는 하부 투명 도전층, 상기 하부 투명 도전층의 가장자리에 형성되며 상기 복수의 하부 투명 도전 패턴들의 일단에 각각 전기적으로 연결된 하부 전극 패턴들을 갖는 하부 전극, 및 상기 하부 투명 도전층 및 상기 하부 전극의 하면에 접착되는 디스플레이 패널을 포함하고, 두께가 얇으면서 감도가 우수한 터치스크린을 제공한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式