专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明授权

KR101610826B1 커패시터를 갖는 반도체 장치의 형성방법 有权
标题翻译：制造具有电容器的半导体器件的方法
公开(公告)号：KR101610826B1
公开(公告)日：2016-04-11
申请号：KR1020090023264
申请日：2009-03-18
申请人： 삼성전자주식회사
发明人： 정승식 , 정정희 , 김영진 , 남석우 , 임한진 , 윤경렬
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L27/10852 , H01L27/10814 , H01L28/91
摘要： 커패시터전극의표면오염을방지할수 있는반도체장치의형성방법을제공한다. 기판상에하부전극막을형성한다. 상기하부전극막에표면산화막을형성한다. 상기하부전극막을부분적으로제거하여하부전극을형성한다. 상기표면산화막을제거하여상기하부전극을노출한다. 상기하부전극상에커패시터유전막을형성한다. 상기커패시터유전막상에상부전극을형성한다.

62. 发明公开

KR1020160032559A 반도체 소자 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020160032559A
公开(公告)日：2016-03-24
申请号：KR1020140122857
申请日：2014-09-16
申请人： 삼성전자주식회사
发明人： 임한진 , 김윤수 , 박현 , 이순근 , 조은애 , 조진무 , 김성진 , 남석우
IPC分类号： H01L27/108
CPC分类号： H01L27/10814 , H01L28/75 , H01L28/91
摘要： 반도체소자가제공된다. 상기반도체소자는하부금속층, 상기하부금속층상에형성되고, 제1 금속을포함하는유전막, 상기유전막상에형성되고, 제2 금속을포함하는희생공급층및 상기희생공급층상에형성되는상부금속층을포함하되, 상기제2 금속의전기음성도(electronegativity)는상기제1 금속의전기음성도보다크다.
摘要翻译：提供半导体器件。半导体器件包括：底部金属层; 形成在所述底部金属层上并且包括第一金属的介电膜; 牺牲供应层，其形成在所述电介质膜上，并且包括第二金属; 以及形成在牺牲供给层上的顶部金属层。第二金属的电负性大于第一金属的电负性。

63. 发明授权

KR101586361B1 커패시터 구조물, 이를 포함하는 반도체 장치, 커패시터 형성 방법 및 이를 이용한 반도체 장치 제조 방법 有权
标题翻译：包括形成电容器的相同方法的电容器结构半导体器件和使用其制造半导体器件的方法
公开(公告)号：KR101586361B1
公开(公告)日：2016-01-18
申请号：KR1020090115037
申请日：2009-11-26
申请人： 삼성전자주식회사
发明人： 임한진 , 서재홍 , 남석우 , 김봉현 , 전택수
IPC分类号： H01L21/8242 , H01L27/108
CPC分类号： H01L28/90 , H01L27/10817 , H01L27/10852
摘要： 커패시터형성방법에서, 플러그를갖는층간절연막상에씨드형성저지막(seed stopper) 및희생막을형성한다. 희생막및 씨드형성저지막을관통하면서플러그를노출시키는개구를형성한다. 개구의내벽상에씨드를형성한다. 씨드를커버하는하부전극을개구의내벽상에형성한다. 희생막및 씨드를제거한다. 하부전극상에유전막및 상부전극을형성한다.

64. 发明公开

KR1020120035422A 반도체 소자의 이미지 형성 방법, 이를 이용한 반도체 소자의 결함 검사 방법 无效
标题翻译：形成用于半导体器件的图像的方法和使用该半导体器件的半导体器件检测缺陷的方法
公开(公告)号：KR1020120035422A
公开(公告)日：2012-04-16
申请号：KR1020100096916
申请日：2010-10-05
申请人： 삼성전자주식회사
发明人： 변정훈 , 조용민 , 진수복 , 박재관 , 남석우 , 이태용 , 이기홍 , 김영민
IPC分类号： H01L21/66
CPC分类号： G06T7/0002 , G06T2207/10016 , G06T2207/10061 , G06T2207/30148 , G06T2207/30168
摘要： PURPOSE: A method of forming an image of a semiconductor device and a method for inspecting defects of a semiconductor device using the same are provided to simply produce the final image of a specimen by selecting partial image frames of a plurality of image frames. CONSTITUTION: A semiconductor device having an interest area and a peripheral area is prepared(S110). A plurality of image frames, which includes the interest image and the peripheral area image respectively corresponding to the interest area and the peripheral area, is obtained(S120). At least a part of the plurality of image frames is selected(S130). The image of the semiconductor device is obtained by integrating selected image frames(S140).
摘要翻译：目的：提供一种形成半导体器件的图像的方法和使用其的半导体器件的缺陷检查方法，以通过选择多个图像帧的部分图像帧来简单地产生样本的最终图像。构成：准备具有感兴趣区域和周边区域的半导体装置（S110）。获得包括感兴趣图像和分别对应于感兴趣区域和周边区域的周边区域图像的多个图像帧（S120）。选择多个图像帧中的至少一部分（S130）。通过对所选择的图像帧进行积分来获得半导体器件的图像（S140）。

65. 发明公开

KR1020110127525A 게이트 구조를 포함하는 반도체 소자들 및 그 제조 방법 有权
标题翻译：包括门结构的半导体器件及其制造方法
公开(公告)号：KR1020110127525A
公开(公告)日：2011-11-25
申请号：KR1020100047063
申请日：2010-05-19
申请人： 삼성전자주식회사
发明人： 이광욱 , 백재직 , 황인석 , 남석우
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L29/66545 , H01L29/165 , H01L29/66621 , H01L29/66628 , H01L29/66636 , H01L29/7848 , H01L29/4232
摘要： PURPOSE: A semiconductor device and a manufacturing method thereof are provided to greatly reduce a leakage current by forming a first gate insulation layer to be relatively thicker at the corner section of a gate electrode. CONSTITUTION: A semiconductor device comprises a semiconductor substrate(201), a recess part, a gate insulation layer(260), and a gate electrode(274). The recess part is formed on the semiconductor substrate and includes a bottom surface part and a lateral part which is inclined to the bottom surface part at a predetermined angle. The gate insulation layer is formed on the bottom surface part and the lateral part. The gate electrode is formed on the gate insulation layer. The bottom surface and the lateral part include flat sides.
摘要翻译：目的：提供一种半导体器件及其制造方法，通过在栅电极的角部形成第一栅极绝缘层以相对较厚，大大减小漏电流。构成：半导体器件包括半导体衬底（201），凹部，栅极绝缘层（260）和栅电极（274）。所述凹部形成在所述半导体基板上，并且包括以预定角度倾斜到所述底面部的底面部和侧部。栅极绝缘层形成在底面部分和侧面部分上。栅电极形成在栅绝缘层上。底部表面和侧面部分包括平坦的侧面。

66. 发明授权

KR100843244B1 반도체 소자 및 그 제조 방법 有权
标题翻译：半导体器件及其制造方法
公开(公告)号：KR100843244B1
公开(公告)日：2008-07-02
申请号：KR1020070038327
申请日：2007-04-19
申请人： 삼성전자주식회사
发明人： 김정환 , 임헌형 , 김태현 , 남궁현 , 남석우 , 김용석
IPC分类号： H01L21/335 , H01L21/8247
CPC分类号： H01L29/785 , H01L21/28282 , H01L21/308 , H01L21/76224 , H01L21/76232 , H01L21/823481 , H01L27/115 , H01L27/11521 , H01L27/11568 , H01L29/0649 , H01L29/0653 , H01L29/0657 , H01L29/1079 , H01L29/42352 , H01L29/66818 , H01L29/66833 , H01L29/7851 , H01L29/7854 , H01L2029/7858
摘要： A semiconductor device and a manufacturing method thereof are provided to enhance operational performance by increasing a surface area of an active region. An isolation layer(110) is formed on a semiconductor substrate(105) in order to define an active region(115). A plurality of recess processes are repeatedly performed to recess the isolation layer in order to expose edge parts of the active region. A plurality of rounding processes are repeatedly performed to round the edge parts of the active region. The rounding processes are performed between the recess process and the recess process. The recess processes are performed by using wet-etch processes or dry-etch processes. The rounding processes are performed to etch edge parts of the active region.
摘要翻译：提供半导体器件及其制造方法，以通过增加有源区的表面积来提高操作性能。为了限定有源区（115），在半导体衬底（105）上形成隔离层（110）。重复执行多个凹陷处理以使隔离层凹陷以暴露活性区域的边缘部分。重复执行多个舍入处理以围绕有源区域的边缘部分。在凹进过程和凹进过程之间进行舍入处理。通过使用湿蚀刻工艺或干蚀刻工艺来执行凹陷工艺。执行舍入处理以蚀刻活性区域的边缘部分。

67. 发明授权

KR100655774B1 식각 저지 구조물, 이의 제조 방법, 이를 포함하는 반도체장치 및 그 제조 방법 有权
标题翻译：蚀刻停止结构，制造阻止结构的方法，具有蚀刻停止结构的半导体器件和制造半导体器件的方法
公开(公告)号：KR100655774B1
公开(公告)日：2006-12-11
申请号：KR1020040082048
申请日：2004-10-14
申请人： 삼성전자주식회사
发明人： 유영섭 , 박재영 , 이현덕 , 임기빈 , 신원식 , 형용우 , 임헌형 , 장원준 , 남석우
IPC分类号： H01L27/108 , H01L21/31
CPC分类号： H01L21/31116 , H01L28/91
摘要： 다양한 식각 용액에 대하여 매우 우수한 내성을 갖는 식각 저지 구조물 및 이를 포함하는 반도체 장치가 개시된다. 하부 구조물을 포함하는 기판 상에 하프늄 산화물 또는 알루미늄 산화물을 포함하는 금속 산화물층을 형성한 후, 금속 산화물층을 약 200∼900℃의 온도에서 열처리하여 식각 저지 구조물을 형성한다. 적어도 산화막 및 질화막을 식각하는 식각 용액에 대하여 극히 우수한 내성을 갖는 금속 산화물층을 포함하는 식각 저지 구조물을 적용하여, 반도체 장치의 여러 가지 구조를 형성하기 위한 다양한 식각 공정 동안 식각 저지 구조물 아래에 위치하는 하부 구조물을 식각 손상 없이 안정적으로 보호할 수 있다.

68. 发明授权

KR100634241B1 반도체 커패시터 및 그 제조 방법 失效
标题翻译： 반도체커패시터및그제조방법
公开(公告)号：KR100634241B1
公开(公告)日：2006-10-13
申请号：KR1020050045383
申请日：2005-05-30
申请人： 삼성전자주식회사
发明人： 김경석 , 형용우 , 박재영 , 이현덕 , 임기빈 , 이욱열 , 이고은 , 김영진 , 남석우
IPC分类号： H01L27/108
摘要： A semiconductor capacitor and its manufacturing method are provided to decrease equivalent oxide thickness and to improve leakage current characteristics by forming a SIM(Semiconductor-Insulator-Metal) structure. A lower electrode(12) is formed on a semiconductor substrate(10). A dielectric(14) is formed on the lower electrode. An upper electrode(16) is formed on the dielectric and has a multi layered structure of a poly crystalline four group semiconductor material. The four group semiconductor material includes silicon, germanium, and mixture thereof. The multi layered structure of the four group semiconductor material includes lower silicon and upper silicon-germanium mixture, lower germanium and upper silicon-germanium mixture, lower silicon-germanium mixture and upper silicon, or lower silicon-germanium mixture and upper germanium.
摘要翻译：提供半导体电容器及其制造方法以通过形成SIM（半导体 - 绝缘体 - 金属）结构来减少等效氧化物厚度并改善漏电流特性。下电极（12）形成在半导体衬底（10）上。电介质（14）形成在下电极上。上电极（16）形成在电介质上并且具有多晶四族半导体材料的多层结构。四组半导体材料包括硅，锗及其混合物。四个组的半导体材料的多层结构包括下硅和上部硅 - 锗混合物，低级锗和上部硅 - 锗混合物，低级硅 - 锗混合物和上方的硅，或更低的硅锗混合物和上部锗。

69. 发明授权

KR100621890B1 반도체 메모리 장치의 스토리지전극 및 그 제조방법 失效
标题翻译：用于半导体器件的存储电极及其制造方法
公开(公告)号：KR100621890B1
公开(公告)日：2006-09-14
申请号：KR1020040022840
申请日：2004-04-02
申请人： 삼성전자주식회사
发明人： 김경석 , 황기현 , 김효정 , 이현덕 , 남석우
IPC分类号： H01L27/108
CPC分类号： H01L28/84 , H01L27/10814 , H01L27/10817 , H01L27/10852 , H01L28/90
摘要： 스토리지전극 간의 간격을 확장하고, 반구의 실리콘 그레인층(HSG층)이 형성되는 실린더형 스토리지전극과 그 제조방법에서 스토리지 전극의 실린더 바디는 제1외경을 갖는 제1하부 외측실린더와 상기 제1하부 외측실린더 상에 구비되고 상기 제1외경 보다 작은 제2외경을 갖는 제1상부 외측실린더로 이루어지는 외측실린더를 구비한다. 상기 제1상부 외측실린더와 상기 제1하부 외측실린더는 동일한 크기의 내경을 갖는다. 그리고, 내측실린더는 상기 외측실린더의 내측면상에 형성되어 있다. 스토리지전극 간에 기울어져 발생하는 2비트 에러를 줄이며, 또한, HSG층을 스토리지전극 외부에 만들지 않거나, 또는 작게 만들어 HSG층에 의하여 발생하는 스토리지전극 간에 브리지(bridge)의 형성을 억제한다.

70. 发明公开

KR1020050097650A 반도체 메모리 장치의 스토리지전극 및 그 제조방법 失效
标题翻译：用于半导体器件的存储电极及其制造方法
公开(公告)号：KR1020050097650A
公开(公告)日：2005-10-10
申请号：KR1020040022840
申请日：2004-04-02
申请人： 삼성전자주식회사
发明人： 김경석 , 황기현 , 김효정 , 이현덕 , 남석우
IPC分类号： H01L27/108
CPC分类号： H01L28/84 , H01L27/10814 , H01L27/10817 , H01L27/10852 , H01L28/90
摘要： 스토리지전극 간의 간격을 확장하고, 반구의 실리콘 그레인층(HSG층)이 형성되는 실린더형 스토리지전극과 그 제조방법에서 스토리지 전극의 실린더 바디는 제1외경을 갖는 제1하부 외측실린더와 상기 제1하부 외측실린더 상에 구비되고 상기 제1외경 보다 작은 제2외경을 갖는 제1상부 외측실린더로 이루어지는 외측실린더를 구비한다. 상기 제1상부 외측실린더와 상기 제1하부 외측실린더는 동일한 크기의 내경을 갖는다. 그리고, 내측실린더는 상기 외측실린더의 내측면상에 형성되어 있다. 스토리지전극 간에 기울어져 발생하는 2비트 에러를 줄이며, 또한, HSG층을 스토리지전극 외부에 만들지 않거나, 또는 작게 만들어 HSG층에 의하여 발생하는 스토리지전극 간에 브리지(bridge)의 형성을 억제한다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式