专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

31. 发明公开

KR1020120038461A 탄화규소 기판의 제조 방법, 반도체 장치의 제조 방법, 탄화규소 기판 및 반도체 장치 无效
标题翻译：用于制造碳化硅基板的方法，用于制造半导体器件的方法，碳化硅衬底和半导体器件
公开(公告)号：KR1020120038461A
公开(公告)日：2012-04-23
申请号：KR1020127002622
申请日：2011-02-25
申请人： 스미토모덴키고교가부시키가이샤
发明人： 니시구치다로 , 하라다신 , 이노우에히로키 , 사사키마코토
IPC分类号： H01L21/20 , H01L21/336 , H01L29/78
CPC分类号： H01L29/7802 , C30B23/00 , C30B23/066 , C30B29/36 , H01L21/02378 , H01L21/02433 , H01L21/02529 , H01L21/02631 , H01L21/046 , H01L29/1608 , H01L29/66068
摘要： 탄화규소 기판을 이용한 반도체 장치의 제조 비용의 저감을 실현 가능한 본 발명에 따른 탄화규소 기판의 제조 방법은, 단결정 탄화규소로 이루어지는 SiC 기판(20)을 준비하는 공정과, 용기(70) 내에 SiC 기판(20)의 일측의 주면(20B)에 면하도록 베이스 기판(10)을 배치하는 공정과, 용기(70) 내에 있어서, 베이스 기판(10)을, 베이스 기판(10)을 구성하는 탄화규소의 승화 온도 이상의 온도 영역으로 가열함으로써 SiC 기판(20)의 일측의 주면(20B)에 접촉하도록 탄화규소로 이루어지는 베이스층(10)을 형성하는 공정을 포함하고 있다. 그리고, 베이스층(10)을 형성하는 공정에서는, 용기(70) 내에, SiC 기판(20) 및 베이스 기판(10)과는 별개인, 규소를 포함하는 물질로 이루어지는 규소 발생원(91)이 배치된다.

32. 发明公开

KR1020120022932A 탄화규소 기판의 제조 방법, 탄화규소 기판 및 반도체 장치 无效
标题翻译：硅碳化硅基板制造方法，碳化硅基板和半导体器件
公开(公告)号：KR1020120022932A
公开(公告)日：2012-03-12
申请号：KR1020117026944
申请日：2010-09-29
申请人： 스미토모덴키고교가부시키가이샤
发明人： 니시구치다로 , 사사키마코토 , 하라다신 , 후지와라신스케 , 나미카와야스오 , 마스다다케요시
IPC分类号： H01L21/20
CPC分类号： H01L29/7802 , H01L21/02378 , H01L21/02433 , H01L21/02529 , H01L21/0475 , H01L21/187 , H01L29/045 , H01L29/1608 , H01L29/66068
摘要： 탄화규소 기판의 제조 방법은, 탄화규소로 이루어지는 베이스 기판(10) 및 단결정 탄화규소로 이루어지는 SiC 기판(20)을 준비하는 공정과, 베이스 기판(10)과 SiC 기판(20) 사이에 도전체인 탄소로 이루어지는 중간층(80)을 형성하는 것에 의해, 베이스 기판(10)과 SiC 기판(20)을 접합하는 공정을 구비하고 있다.

33. 发明公开

KR1020110133541A ＭＯＳＦＥＴ 및 ＭＯＳＦＥＴ의 제조 방법 无效
公开(公告)号：KR1020110133541A
公开(公告)日：2011-12-13
申请号：KR1020117004212
申请日：2010-03-23
申请人： 스미토모덴키고교가부시키가이샤
发明人： 와다게이지 , 하라다신 , 마스다다케요시 , 호나가미사코
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
CPC分类号： H01L29/7802 , H01L29/045 , H01L29/0878 , H01L29/1095 , H01L29/1608 , H01L29/6606 , H01L29/66068 , H01L29/78 , H01L29/94 , H01L29/66045 , H01L29/772
摘要： MOSFET(1)는, {0001}면에 대하여 오프각이 50°이상 65°이하인 주면을 갖는 탄화규소(SiC) 기판(2)과, SiC 기판(2)의 주면 위에 형성된 반도체층(21)과, 반도체층(21)의 표면에 접촉하도록 형성된 절연막(26)을 구비하고 있다. 부임계 기울기(subthreshold slope)는 0.4 V/Decade 이하이다.

34. 发明公开

KR1020110007176A 탄화규소 반도체 장치 및 그 제조 방법 有权
标题翻译：硅碳化硅半导体器件及生产碳化硅半导体器件的工艺
公开(公告)号：KR1020110007176A
公开(公告)日：2011-01-21
申请号：KR1020107025260
申请日：2009-02-03
申请人： 스미토모덴키고교가부시키가이샤
发明人： 하라다신 , 츠모리마사토
IPC分类号： H01L29/78 , H01L21/336 , H01L29/12
CPC分类号： H01L29/7802 , H01L21/02378 , H01L21/02433 , H01L21/02447 , H01L21/02529 , H01L21/0262 , H01L29/045 , H01L29/0878 , H01L29/1608 , H01L29/32 , H01L29/66068 , H01L29/8611 , H01L21/28518 , H01L21/26513 , H01L21/28052 , H01L21/324 , H01L21/823814 , H01L21/823864 , H01L29/665 , H01L29/6656 , H01L29/66575 , H01L29/861
摘要： 탄화규소로 이루어지는 기판 상에 결함 밀도가 저감된 활성층이 형성된 탄화규소 반도체 장치 및 그 제조 방법을 얻을 수 있다. 반도체 장치(1)는, 면방위 {0001}에 대하여 오프각이 50°이상 65°이하인, 탄화규소로 이루어지는 기판(2)과, 버퍼층(21)과, 활성층으로서의 에피택셜층(3), p형층(4), 및 n
+ 영역(5, 6)을 구비한다. 버퍼층(21)은, 기판(2) 상에 형성되며, 탄화규소로 이루어진다. 활성층은, 버퍼층(21) 상에 형성되며, 탄화규소로 이루어진다. 활성층에서의 마이크로파이프 밀도는 기판(2)에서의 마이크로파이프 밀도보다 낮다. 또한, 활성층에서의, 버거스 벡터의 방향이 [0001]인 전위의 밀도는, 기판(2)에서의 상기 전위의 밀도보다 높다. 상기 버퍼층을 형성하는 공정(S20)에서의 성막 조건에서는, 상기 버퍼층(21)을 형성하기 위한 원료 가스에서의 규소 원자에 대한 탄소 원자의 비율인 C/Si비의 값이, 상기 활성층(3∼6)을 형성하는 공정(S30)에서의 C/Si비의 값보다 작아지도록, 상기 원료 가스의 조성 및 유량이 결정되어 있다.

35. 发明授权

KR100613042B1 횡형접합형 전계 효과 트랜지스터 失效
标题翻译：水平连接场效应晶体管
公开(公告)号：KR100613042B1
公开(公告)日：2006-08-16
申请号：KR1020027007939
申请日：2000-12-06
申请人： 스미토모덴키고교가부시키가이샤
发明人： 하라다신 , 히로쯔켄이치
IPC分类号： H01L21/335
摘要： n형 SiC 기판을 이용해 이동도의 높은 캐리어를 가지는 채널 영역을 구비하는, 높은수율을 가져오는 SiC제의 횡형JFET를 얻는다. 이 횡형JFET는, n형 SiC 기판(In)과, n형 SiC 기판의 표면에 성막 된 p형 SiC막(2)과, p형 SiC막의 위에 형성된, 채널 영역(11)을 포함한 n형 SiC막(3)과, 그 n형 SiC막 위에서 채널 영역의 양쪽으로 각각 분리되어서 형성된 소스, 드레인 영역(22,23)과, n형 SiC 기판(In)에 접해서 형성된 게이트 전극(14)을 구비한다.

36. 发明公开

KR1020060017849A 전계 효과 트랜지스터 失效
标题翻译：场效应晶体管
公开(公告)号：KR1020060017849A
公开(公告)日：2006-02-27
申请号：KR1020057023412
申请日：2004-05-21
申请人： 스미토모덴키고교가부시키가이샤
发明人： 후지카와카즈히로 , 하라다신 , 마츠나미히로유키 , 기모토츠네노부
IPC分类号： H01L29/78
CPC分类号： H01L29/66901 , H01L29/0634 , H01L29/1608 , H01L29/808
摘要： An electric-field moderating layer (12) and a p-type buffer layer (2) are formed on an SiC single crystal substrate (1). The electric-field moderating layer (12) is so formed between the p-type buffer layer (2) and the SiC single crystal substrate (1) that it is in contact with the SiC single crystal substrate (1). An n- type semiconductor layer (3) is formed on the p-type buffer layer (2). A p-type semiconductor layer (10) is formed on the n-type semiconductor layer (3). An n+-type source region layer (4) and an n+- type drain region layer (5) are formed at a certain distance from each other within the p-type semiconductor layer (10). A p+-type gate region layer (6) is formed in a portion of the p-type semiconductor layer (10) lying between the n+-type source region layer (4) and the n+-type drain region layer (5).
摘要翻译：在SiC单晶衬底（1）上形成电场调节层（12）和p型缓冲层（2）。在p型缓冲层（2）和与SiC单晶衬底（1）接触的SiC单晶衬底（1）之间形成电场调节层（12）。 n型半导体层（3）形成在p型缓冲层（2）上。在n型半导体层（3）上形成p型半导体层（10）。在p型半导体层（10）内以一定距离形成n +型源极区（4）和n +型漏极区（5）。在位于n +型源极区（4）和n +型漏极区（5）之间的p型半导体层（10）的一部分中形成p +型栅极区域层（6）。

37. 发明公开

KR1020030027025A 횡형접합형 전계 효과 트랜지스터 失效
公开(公告)号：KR1020030027025A
公开(公告)日：2003-04-03
申请号：KR1020037002084
申请日：2002-06-11
申请人： 스미토모덴키고교가부시키가이샤
发明人： 하라다신 , 히로쯔겐이찌 , 마쯔나미히로유끼 , 기모또쯔네노부
IPC分类号： H01L29/808
CPC分类号： H01L29/808 , H01L29/0623 , H01L29/1066 , H01L29/1608
摘要： 본 발명에 따른 횡형JEFT는 n형의 불순물영역으로 이루어진 n형 반도체층(3)과, 이 반도체층(3)위에 P형의 불순물영역으로 이루어진 P형 반도체층을 포함하는 기본구조를 가진다. 또, P형 반도체층에는, n형반도체층(3)에 까지 연장되고, 상기 n형반도체층(3)의 불순물농도보다도 높은 농도의 P형 불순물을 포함하는 P
+ 형 게이트영역층(7)으로부터 소정의 간격만큼 떨어져서 형성되고, 상기 n형 반도체층(3)의 불순물농도보다 높은 농도의 n형 불순물을 포함하는 n
+ 형 드레인 영역층(9)이 형성된다. 이러한 구성에 의해, 좋은 내압성능을 유지한 채 온 저항을 더욱 감소시킨 횡형 JFET를 제공할 수 있다.

38. 发明公开

KR1020020062989A 접합형 전계 효과 트랜지스터 및 그 제조 방법 失效
标题翻译：结型场效应晶体管及其制造方法
公开(公告)号：KR1020020062989A
公开(公告)日：2002-07-31
申请号：KR1020027008192
申请日：2000-09-11
申请人： 스미토모덴키고교가부시키가이샤
发明人： 하라다신 , 히로즈켄이치 , 마쯔나미히로유키 , 키모노쯔네노브
IPC分类号： H01L21/337
摘要： 고내압 및 고전류의 스위칭 동작이 가능한, 저손실로 작동하는 불균일의 적은 접합형 전계 효과 트랜지스터(JFET)를 얻는다. 이 JFET는 반도체 기판의 표면에 형성된 제 2도전형의 게이트 영역(2)와, 제 1도전형의 소스 영역(1)과, 소스 영역과 연속하는 제 1도전형의 채널 영역(10)과, 게이트 영역과 연속해 채널 영역을 한정하는 제 2도전형의 한정 영역(5)와, 이면에 형성된 제 1도전형의 드레인 영역(3)과, 채널로부터 드레인으로, 기판의 두께 방향으로 연속하는 제 1도전형의 드리프트 영역(4)을 구비한다. 드리프트 영역과 채널 영역의 제 1도전형의 불순물 농도는, 소스 영역, 드레인 영역의 제 1도전형의 불순물 농도, 및 한정 영역의 제 2도전형의 불순물 농도 보다도 낮다.

39. 发明公开

KR1020130092945A 탄화규소 기판의 제조 방법 및 제조 장치 无效
标题翻译：碳化硅基板制造方法和制造装置
公开(公告)号：KR1020130092945A
公开(公告)日：2013-08-21
申请号：KR1020127010056
申请日：2011-01-07
申请人： 스미토모덴키고교가부시키가이샤
发明人： 이노우에히로키 , 하라다신 , 사사키마코토 , 니시구치다로 , 오키타교코 , 나미카와야스오
IPC分类号： H01L21/20 , H01L29/12 , H01L21/02
CPC分类号： H01L29/7802 , H01L21/02378 , H01L21/02529 , H01L21/02667 , H01L21/7602 , H01L29/1608 , H01L29/66068
摘要： 적층체(TX)를 준비하는 공정이, 제1 단결정 기판군(10a)의 각각과 제1 베이스 기판(30a)이 서로 마주보고, 제2 단결정 기판군(10b)의 각각과 제2 베이스 기판(30b)이 서로 마주보고, 제1 단결정 기판군(10a)과 제1 베이스 기판(30a)과 삽입부(60X)와 제2 단결정 기판군(10b)과 제2 베이스 기판(30b)이 한 방향을 향해 이 순서대로 겹쳐 쌓이도록 행해진다. 다음으로, 적층체(TX)의 온도가 탄화규소가 승화할 수 있는 온도에 도달하도록, 또한 적층체(TX) 내에서 한 방향을 향해 온도가 높아지는 온도 구배가 형성되도록 적층체(TX)가 가열된다. 이에 따라, 효율적으로 탄화규소 기판(81)을 제조할 수 있다.

40. 发明公开

KR1020130031182A 탄화규소 기판, 에피택셜층을 갖는 기판, 반도체 장치 및 탄화규소 기판의 제조 방법 无效
标题翻译：硅碳化硅基板，外延层基板，半导体器件及制造碳化硅基板的方法
公开(公告)号：KR1020130031182A
公开(公告)日：2013-03-28
申请号：KR1020117030353
申请日：2011-02-21
申请人： 스미토모덴키고교가부시키가이샤
发明人： 시오미히로무 , 다마소히데토 , 하라다신 , 츠노다카시 , 나미카와야스오
IPC分类号： H01L21/20
CPC分类号： H01L29/7802 , H01L21/02378 , H01L21/02447 , H01L21/02529 , H01L21/02631 , H01L21/02658 , H01L21/02664 , H01L21/046 , H01L21/0495 , H01L29/04 , H01L29/1608 , H01L29/6606 , H01L29/66068
摘要： 본 발명은, 온 저항의 저감을 도모하는 것이 가능한 탄화규소 기판, 에피택셜층을 갖는 기판, 반도체 장치 및 탄화규소 기판의 제조 방법을 제공한다. 탄화규소 기판(10)은, 주표면을 갖는 탄화규소 기판(10)으로서, 주표면의 적어도 일부에 형성된 SiC 단결정 기판(1)과, SiC 단결정 기판(1)의 주위를 둘러싸도록 배치된 베이스 부재(20)를 포함한다. 베이스 부재(20)는, 경계 영역(11)과 하지 영역(12)을 포함한다. 경계 영역(11)은, 주표면을 따른 방향에서 SiC 단결정 기판(1)에 인접하고, 내부에 결정립계를 갖는다. 하지 영역(12)은, 주표면에 대하여 수직인 방향에서 SiC 단결정 기판(1)에 인접하고, SiC 단결정 기판(1)에서의 불순물 농도보다 높은 불순물 농도를 갖는다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式