专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明授权

KR101870809B1 전력 반도체 소자 有权
公开(公告)号：KR101870809B1
公开(公告)日：2018-08-02
申请号：KR1020160077605
申请日：2016-06-21
申请人： 현대오트론 주식회사
发明人： 김영준 , 우혁 , 김태엽 , 조한신 , 박태영 , 이주환
IPC分类号： H01L29/739 , H01L29/66 , H01L21/02
CPC分类号： H01L29/402 , H01L29/0619 , H01L29/0623 , H01L29/407 , H01L29/7397
摘要： 본발명은액티브(active) 영역및 에지(edge) 영역을포함하고, 제 1 도전형의불순물이도핑된반도체를함유하는기판, 상기기판의에지영역상에형성된절연막, 상기절연막상에형성된필드플레이트패턴및 상기기판의에지영역내부에매립되어상기기판의상부면과나란한벡터성분을가지는방향으로신장하는적어도하나이상의제 2 도전형의제 1 도핑영역을포함하는전력반도체소자를제공한다.

2. 发明公开

KR20180023844A 초접합 구조를 포함하는 반도체 장치 审中-公开
标题翻译：半导体器件包括超级连接结构
公开(公告)号：KR20180023844A
公开(公告)日：2018-03-07
申请号：KR20170106972
申请日：2017-08-24
IPC分类号： H01L29/06 , H01L29/66
CPC分类号： H01L29/0634 , H01L29/0623 , H01L29/36 , H01L29/41766 , H01L29/66681 , H01L29/66712 , H01L29/66727 , H01L29/7802 , H01L29/7811 , H01L29/7816
摘要： 실시예의반도체장치는반도체몸체(101)의트랜지스터셀 영역(103) 내에트랜지스터셀(102)을포함한다. 반도체몸체(101)의초접합구조(104)는각각정반대의제 1 도전형및 제 2 도전형이며횡 방향(x)을따라교대로배치되는복수의드리프트서브영역(105) 및복수의보상서브영역(106)을포함한다. 반도체몸체(101)의에지와트랜지스터셀 영역(103) 사이의트랜지스터셀 영역(103) 외부종단영역(108)은제각기제 1 도전형의제 1 종단서브영역및 제 3 종단서브영역(111, 113)을포함한다. 제 2 도전형의제 2 종단서브영역(112)은반도체몸체(101)의제 1 표면(115)에수직인수직방향(z)을따라제 1 종단서브영역및 제 3 종단서브영역(111, 113) 사이에끼어있다.
摘要翻译：实施例的半导体器件包括半导体本体的晶体管单元区域中的晶体管单元。半导体本体中的超级结结构包括分别具有相反的第一导电类型和第二导电类型的多个漂移子区域和补偿子区域，并且沿着横向方向交替布置。在半导体本体的边缘和晶体管单元区域之间的晶体管单元区域之外的终端区域分别包括第一导电类型的第一和第三终端子区域。第二导电类型的第二终端子区域沿垂直于半导体本体的第一表面的垂直方向夹在第一终端子区域和第三终端子区域之间。

3. 发明授权

KR101780612B1 반도체 장치 有权
公开(公告)号：KR101780612B1
公开(公告)日：2017-09-21
申请号：KR1020167007729
申请日：2014-09-22
申请人： 도요타 지도샤(주)
发明人： 사이토준 , 아오이사치코 , 와타나베유키히코 , 야마모토도시마사
IPC分类号： H01L29/78 , H01L29/06 , H01L29/423 , H01L29/739
CPC分类号： H01L29/0634 , H01L29/0623 , H01L29/0661 , H01L29/1095 , H01L29/4236 , H01L29/42368 , H01L29/7397 , H01L29/7811 , H01L29/7813
摘要： 반도체장치 (10) 는반도체기판 (11) 을포함한다. 반도체기판의소자영역 (12) 은제 1 도전형의제 1 보디영역 (36a), 제 2 도전형의제 1 드리프트영역 (32a), 및제 1 도전형을각각갖는복수의제 1 플로팅영역들 (34) 을포함한다. 종단영역은제 2 도전형의제 2 드리프트영역 (32b), 및제 1 도전형을각각갖는복수의제 2 플로팅영역들 (37) 을포함한다. 상기제 2 플로팅영역들의각각은제 2 드리프트영역에의해둘러싸인다. 제 1 드리프트영역의중앙의깊이를기준깊이로할 때, 제 2 플로팅영역들의적어도하나는제 1 플로팅영역들의각각보다기준깊이에더 가깝게배치된다.

4. 发明公开

KR1020170044113A 향상된 언클램핑 유도 스위칭 내성을 갖는 트랜지스터 구조체 审中-实审
标题翻译：具有改善的放松引起的开关电阻的晶体管结构
公开(公告)号：KR1020170044113A
公开(公告)日：2017-04-24
申请号：KR1020177004841
申请日：2015-08-14
申请人： 비쉐이-실리코닉스
发明人： 장웬지에 , 보브드마두르 , 첸큐페이 , 테릴카일
IPC分类号： H01L29/78 , H01L29/10 , H01L29/06 , H01L29/40 , H01L29/417 , H01L29/66
CPC分类号： H01L29/781 , H01L21/26586 , H01L29/0623 , H01L29/0626 , H01L29/1045 , H01L29/1083 , H01L29/1095 , H01L29/402 , H01L29/407 , H01L29/4175 , H01L29/41766 , H01L29/66492 , H01L29/66659 , H01L29/66696 , H01L29/66712 , H01L29/7835
摘要： 향상된언댐핑유도스위칭내성을갖는 LDMOS(laterally diffused metal oxide semiconductor) 트랜지스터구조체에관한것이다. LDMOS는모두제1 도전형인기판및 제1 에피택셜층을포함한다. 에피택셜층위에게이트구조체가있다. 모두제2 도전형인드레인영역및 소스영역이에피택셜층내에있다. 채널은소스와드레인영역사이에형성되고게이트구조체아래에배치된다. 제1 도전형바디구조체는게이트구조체아래에적어도부분적으로형성되고소스영역아래에서횡방향으로연장하며, 에피택셜층은바디구조체보다낮은농도로도핑된다. 도전성트렌치형피드-스루소자는에피택셜층을통과하고기판과소스영역에접촉한다. LDMOS는소스영역아래에형성되는제1 도전형이며, 상기바디구조체및 상기트렌치형피드-스루소자에횡방향으로인접하고그에접촉하는터브영역을포함한다.
摘要翻译：对于具有改善的消除钳位感应开关免疫性的LDMOS（横向扩散金属氧化物半导体）晶体管结构。 LDMOS包括衬底和第一外延层，它们都是第一导电类型。外延层上有一个栅极结构。作为第二导电类型的漏极区和源极区都在外延层中。沟道形成在源极和漏极区域之间并设置在栅极结构下方。第一导电主体结构至少部分地形成在栅极结构下方并且在源极区下方横向延伸，并且外延层被掺杂至比主体结构更低的浓度。导电沟槽型馈通元件穿过外延层并接触衬底和源极区。 LDMOS是形成在源极区下方的第一导电类型，并且包括与本体结构和沟槽型馈通元件横向相邻并接触的桶区。

5. 发明公开

KR1020170004381A 불순물 영역을 포함하는 반도체 장치의 제조 방법 审中-实审
标题翻译：制造包括污染区域的半导体器件的方法
公开(公告)号：KR1020170004381A
公开(公告)日：2017-01-11
申请号：KR1020150094669
申请日：2015-07-02
申请人： 삼성전자주식회사
发明人： 김충열 , 박명범 , 고한결 , 오휘현 , 진혜영
IPC分类号： H01L21/265 , H01L21/316 , H01L21/768
CPC分类号： H01L21/2658 , H01J37/00 , H01J37/08 , H01J37/3171 , H01L21/265 , H01L21/26506 , H01L21/26513 , H01L21/266 , H01L21/823814 , H01L29/0623 , H01L29/1083 , H01L29/66492 , H01L29/66575
摘要： 반도체장치의제조방법에있어서, 반도체기판을제공한다. 질량수 11인보론(B)를포함하는보레인(borane) 계열화합물및 할로겐함유소스를함께반응시켜보론함유이온을생성한다. 보론함유이온을반도체기판에주입하여불순물영역을형성한다.
摘要翻译：在制造半导体器件的方法中，制备半导体衬底。含硼的离子通过使硼烷类化合物和含卤素源彼此反应而产生。基于硼烷的化合物包括质量数为11（11B）的硼。将含硼离子注入到半导体衬底中以形成杂质区。

6. 发明公开

KR1020160102063A 반도체 장치 审中-实审
标题翻译：半导体器件
公开(公告)号：KR1020160102063A
公开(公告)日：2016-08-26
申请号：KR1020167020238
申请日：2014-08-04
申请人： 도요타 지도샤(주)
发明人： 사이토준 , 후지와라히로카즈 , 이케다도모하루 , 와타나베유키히코 , 야마모토도시마사
IPC分类号： H01L29/78 , H01L29/06 , H01L29/739
CPC分类号： H01L29/7813 , H01L21/76237 , H01L29/0619 , H01L29/0623 , H01L29/0649 , H01L29/105 , H01L29/16 , H01L29/1608 , H01L29/167 , H01L29/7395 , H01L29/7811
摘要： 외주영역내로보다고속으로공핍층을신전시킴으로써, 보다높은내압을실현가능한기술을제공한다. 반도체장치는, 절연게이트형스위칭소자가형성되어있는소자영역과외주영역을갖고있다. 외주영역내의반도체기판의표면에, 제 1 트렌치와, 제 1 트렌치로부터간격을두고배치되어있는제 2 트렌치가형성되어있다. 제 1 트렌치와제 2 트렌치내에, 절연막이형성되어있다. 제 1 트렌치의저면으로부터제 2 트렌치의저면에걸쳐연장되는제 2 도전형의제 4 영역이형성되어있다. 제 4 영역의하측에, 제 3 영역으로부터연속하는제 1 도전형의제 5 영역이형성되어있다.
摘要翻译：通过在周边区域内更快速地膨胀耗尽层来实现更高的耐压性。半导体器件包括设置有绝缘栅型开关元件的元件区域和周向区域。在周向区域的前表面中设置有与第一沟槽间隔开的第一沟槽和第二沟槽。绝缘膜设置在第一沟槽和第二沟槽中。第二导电类型的第四区域设置成从第一沟槽的底表面延伸到第二沟槽的底表面。从第三区域连续的第一导电类型的第五区域设置在第四区域下方。

7. 发明授权

KR101613930B1 탄화규소 반도체 장치 및 그 제조 방법 有权
标题翻译：硅碳化硅半导体器件及其制造方法
公开(公告)号：KR101613930B1
公开(公告)日：2016-04-20
申请号：KR1020147030021
申请日：2013-04-17
申请人： 가부시키가이샤 덴소 , 도요타지도샤가부시키가이샤
发明人： 지다가즈미 , 다케우치유이치 , 소에지마나루마사 , 와타나베유키히코
IPC分类号： H01L29/78 , H01L21/336 , H01L29/16 , H01L29/12
CPC分类号： H01L29/4236 , H01L21/044 , H01L21/0465 , H01L21/26513 , H01L21/3065 , H01L21/324 , H01L29/0623 , H01L29/1095 , H01L29/1608 , H01L29/42368 , H01L29/66068 , H01L29/66734 , H01L29/7813
摘要： 탄화규소반도체장치에있어서, 트렌치(6) 저부의코너부에 p형의 SiC층(7)을설치한다. 이에따라, MOSFET의오프시에드레인―게이트간에전계가걸려도 p형의 SiC층(7)과 n형드리프트층(2)의 PN접합부에서의공핍층이 n형드리프트층(2)측으로크게신장하여, 드레인전압의영향에의한고전압이게이트절연막(8)에들어가기어려워진다. 따라서, 게이트절연막(8) 내에서의전계집중을완화할수 있어서, 게이트절연막(8)이파괴되는것을방지하는것이가능하게된다. 이경우, p형의 SiC층(7)이플로팅상태가되는일도있지만, p형의 SiC층(7)은트렌치(6) 저부의코너부에만형성되어있어서, 트렌치(6)의저부전역에형성되어있는구조와비교하여형성범위가좁다. 이때문에, 스위칭특성의악화도비교적작게완료된다.
摘要翻译：在碳化硅半导体器件中，p型SiC层设置在沟槽底部的角部。因此，即使当MOSFET截止时在漏极和栅极之间施加电场，p型SiC层和n型漂移层之间的pn结中的耗尽层大大向n型延伸漂移层，并且由漏极电压的影响引起的高电压几乎不进入栅极绝缘膜。因此，可以减小栅极绝缘膜内的电场集中，并且可以限制栅极绝缘膜破裂。在这种情况下，虽然p型SiC层可以处于浮置状态，但是仅在沟槽底部的角部形成p型SiC层。因此，开关特性的劣化相对较低。

8. 发明公开

KR1020150103017A 적응형 전하 보상 MOSFET 장치 및 그 제조 방법 有权
标题翻译：自适应充电平衡MOSFET技术
公开(公告)号：KR1020150103017A
公开(公告)日：2015-09-09
申请号：KR1020157017449
申请日：2013-12-27
申请人： 비쉐이-실리코닉스
发明人： 티퍼네니나빈 , 파타나야크데바엔
IPC分类号： H01L29/78 , H01L29/66
CPC分类号： H01L29/7813 , H01L21/26586 , H01L29/0623 , H01L29/0634 , H01L29/404 , H01L29/407 , H01L29/66734
摘要： 적응형 전하 균형 MOSFET 디바이스는 전계판 스택, 게이트 구조체, 소스 영역, 드리프트 영역 및 바디 영역을 포함한다. 게이트 구조체는 게이트 절연체 영역에 의해 둘러싸인 게이트 영역을 포함한다. 전계판 구조체는 복수의 전계판 절연체 영역, 복수의 전계판 영역, 및 필드 링 영역을 포함한다. 복수의 전계판은 각각의 전계판 절연체에 의해 서로 분리된다. 바디 영역은 게이트 구조체, 소스 영역, 드리프트 영역 및 필드 링 영역 사이에 배치된다. 2개 이상의 전계판의 각각은 필드 링에 커플링된다.

9. 发明公开

KR1020150030372A 전력 반도체 소자 审中-实审
标题翻译：功率半导体器件
公开(公告)号：KR1020150030372A
公开(公告)日：2015-03-20
申请号：KR1020130109527
申请日：2013-09-12
申请人： 엘지이노텍 주식회사
发明人： 투아이남존 , 문성운
IPC分类号： H01L29/778 , H01L29/872 , H01L29/78 , H01L21/335
CPC分类号： H01L29/0611 , H01L29/0619 , H01L29/0623 , H01L29/0626 , H01L29/7783 , H01L29/7787 , H01L29/872 , H01L29/8725
摘要： 실시 예의 전력 반도체 소자는 베이스 플레이트와, 베이스 플레이트 위에 배치된 제1 트랜지스터를 포함하고, 제1 트랜지스터는 베이스 플레이트 위에 배치된 기판과, 기판 위에 배치된 제1 질화물 반도체층과, 제1 질화물 반도체층 위에 배치된 제2 질화물 반도체층과, 제2 질화물 반도체층 위에 배치되며, 제1 게이트 전극과 제1 소스 콘택과 제1 드레인 콘택을 포함하는 제1 전극부와, 제1 질화물 반도체층 위에 배치되고 제1 게이트 전극과 전기적으로 연결되며 제1 드레인 콘택 및 제1 소스 콘택 중 적어도 하나를 에워싸는 평면 형상을 갖는 게이트 가드링 및 게이트 가드링과 제1 질화물 반도체층 사이에 배치된 절연층을 포함한다.
摘要翻译：根据实施例的功率半导体器件包括：基板; 以及设置在所述基板上的第一晶体管。第一晶体管包括：设置在基板上的基板; 设置在所述基板上的第一氮化物半导体层; 设置在第一氮化物半导体层上的第二氮化物半导体层; 第一电极单元，设置在第二氮化物半导体层上，并且包括第一栅电极，第一源极触点和第一漏极接触; 设置在所述第一氮化物半导体层上的与所述栅电极电连接并且包围所述第一漏极接触和所述第一源极接触中的至少一个的平面形栅极保护环; 以及设置在栅极保护环和第一氮化物半导体层之间的绝缘层。

10. 发明公开

KR1020150026531A 반도체 장치 그 제조 방법 审中-实审
标题翻译：半导体器件及其制造方法
公开(公告)号：KR1020150026531A
公开(公告)日：2015-03-11
申请号：KR1020130105513
申请日：2013-09-03
申请人： 삼성전자주식회사
发明人： 김현주 , 장재준 , 장훈 , 김재호 , 조규헌
IPC分类号： H01L29/872
CPC分类号： H01L29/872 , H01L29/0619 , H01L29/0623 , H01L29/36 , H01L29/66143
摘要： 반도체 장치 및 그 제조 방법이 제공된다. 반도체 장치는, 제1 도전형의 에피층(epitaxial layer), 에피층 상에 서로 분리되어 배치된 애노드(anode) 전극 및 캐소드(cathod) 전극, 에피층 내에 형성된 제1 도전형의 제1 드리프트층(dirft layer), 에피층 내에 형성된 제1 도전형과 다른 제2 도전형의 불순물 영역, 및 애노드 전극과 제1 드리프트층이 접촉하여 정의되는 쇼트키 컨택 영역 하부에 형성된 아일랜드(island) 불순물 영역을 포함한다.
摘要翻译：提供一种半导体器件及其制造方法。半导体器件包括在外延层上彼此分离的第一导电性外延层，阳极电极和阴极电极，在外延层中形成的第一导电体的第一漂移层，第二导电层的杂质区域电导率不同于第一导电性的岛状杂质区域和形成在由阳极电极和第一漂移层的接触限定的肖特基接触区域的下部的岛状杂质区域。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式