专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

21. 发明授权

KR100469128B1 자기정렬된 얕은 트렌치 소자분리를 갖는 불휘발성 메모리장치의 플로팅 게이트 형성방법 失效
标题翻译： 자기정렬된얕은트렌치소자분리를갖는불휘발성메모리장치의플로팅게이트형성방팅
公开(公告)号：KR100469128B1
公开(公告)日：2005-01-29
申请号：KR1020020068939
申请日：2002-11-07
申请人： 삼성전자주식회사
发明人： 유영섭 , 임헌형 , 이상훈
IPC分类号： H01L27/115
CPC分类号： H01L27/11521 , H01L21/28273 , H01L21/324 , H01L27/115 , H01L29/42324 , Y10S438/926
摘要： Disclosed herein is a method of forming a floating gate in a non-volatile memory device having a self-aligned shallow trench isolation (SA-STI) structure. First, a tunnel oxide layer is formed on a semiconductor substrate having a SA-STI structure. Next, a first floating gate layer is formed on the tunnel oxide layer at a first temperature of no less than about 530° C. A second floating gate layer is then formed on the first floating gate layer at a second temperature of no more than 580° C. After depositing the first floating gate layer, the second floating gate layer is in-situ deposited to prevent the growth of a native oxide layer on the surface of the first floating gate layer. Thus, gate resistance can be reduced and process time can be shortened.
摘要翻译：本文公开了一种在具有自对准浅沟槽隔离（SA-STI）结构的非易失性存储器件中形成浮置栅极的方法。首先，在具有SA-STI结构的半导体衬底上形成隧道氧化层。接下来，在隧道氧化物层上以不低于约530℃的第一温度形成第一浮置栅极层。然后在第一浮栅层上以不超过580℃的第二温度形成第二浮栅层。在沉积第一浮置栅极层之后，原位沉积第二浮置栅极层以防止在第一浮置栅极层的表面上生长自然氧化物层。因此，可以减少栅极电阻并缩短处理时间。

22. 发明授权

KR100466312B1 유전막을 갖는 반도체 장치의 제조방법 有权
标题翻译：这就是我们所能想象到的
公开(公告)号：KR100466312B1
公开(公告)日：2005-01-13
申请号：KR1020020046612
申请日：2002-08-07
申请人： 삼성전자주식회사
发明人： 유영섭 , 임헌형 , 이상훈 , 이우성
IPC分类号： H01L21/8247
CPC分类号： H01L29/66825 , H01L21/28273 , H01L29/42324
摘要： A semiconductor device including a stacked gate having stacked gate sidewalls and an oxide/nitride/oxide (ONO) interlayer dielectric is manufactured by pre-annealing the stacked gate in a first atmosphere that includes nitrogen. At least a portion of the stacked gate sidewalls of the stacked gate that has been pre-annealed is oxidized. Post-annealing is then performed on the stacked gate including the stacked gate sidewalls that have been oxidized, in a second atmosphere that includes nitrogen.
摘要翻译：包括具有堆叠栅极侧壁和氧化物/氮化物/氧化物（ONO）层间电介质的堆叠栅极的半导体器件通过在包含氮的第一气氛中对堆叠栅极进行预退火来制造。已经预退火的堆叠栅极的堆叠栅极侧壁的至少一部分被氧化。然后在包括已被氧化的堆叠栅极侧壁的堆叠栅极上在包括氮的第二气氛中执行后退火。

23. 发明公开

KR1020040096377A 산화막 및 산질화막 형성 방법 无效
标题翻译：形成氧化层和氧化层提高质量和均匀性的方法
公开(公告)号：KR1020040096377A
公开(公告)日：2004-11-16
申请号：KR1020030029446
申请日：2003-05-09
申请人： 삼성전자주식회사
发明人： 유영섭 , 임헌형 , 남석우 , 김봉현 , 이웅 , 이상훈
IPC分类号： H01L21/31
CPC分类号： H01L21/0223 , H01L21/02255 , H01L21/02332 , H01L21/0234 , H01L21/31662
摘要： PURPOSE: A method for forming an oxide layer and an oxynitride layer is provided to remarkably improve the quality and uniformity of an oxide layer by oxidizing a substrate at a low pressure in a reaction furnace. CONSTITUTION: A substrate is loaded into a reaction furnace of the first pressure and the first temperature(S110). The temperature of the reaction furnace ramps up to the second temperature at the second pressure while reaction gas is inserted to firstly oxidize the substrate(S120). The first pressure is 0.03-3 torr and the first temperature is 300-550 deg.C. The second pressure is 0.3-20 torr and the second temperature is 550-950 deg.C.
摘要翻译：目的：提供一种形成氧化物层和氧氮化物层的方法，通过在反应炉中低压氧化基板，显着提高氧化物层的质量和均匀性。构成：将基板装载到第一压力和第一温度的反应炉中（S110）。反应炉的温度在第二压力下升至第二温度，同时插入反应气体以首先氧化基板（S120）。第一压力为0.03-3乇，第一温度为300-550℃。第二压力为0.3-20乇，第二温度为550-950℃。

24. 发明公开

KR1020040093302A 매엽식 반도체 소자 제조장치 및 이를 이용한 게이트 전극및 콘택 전극의 연속 형성방법 有权
标题翻译：用于制造单类型半导体器件的装置以及使用其形成顺序电极和接触电极的方法
公开(公告)号：KR1020040093302A
公开(公告)日：2004-11-05
申请号：KR1020030027176
申请日：2003-04-29
申请人： 삼성전자주식회사
发明人： 유영섭 , 김재웅
IPC分类号： H01L21/205
CPC分类号： H01L21/28194 , H01L21/3141 , H01L21/67196 , H01L21/67207
摘要： PURPOSE: An apparatus for manufacturing a single type semiconductor device and a method of forming sequentially a gate electrode and a contact electrode using the same are provided to restrain the growth of a native oxide layer and to prevent particles by performing complex processes using an improved connection between a polyhedral transfer chamber and a plurality of modules and loadlock chambers while sustaining a state of vacuum. CONSTITUTION: An apparatus(100) includes a polyhedral transfer chamber(110), the first process module(120) connected through one side of the transfer chamber, the second process module(130) connected through another side of the transfer chamber, and a plurality of loadlock chambers(50,70) connected through other sides of the transfer chamber.
摘要翻译：目的：提供一种用于制造单一型半导体器件的装置以及依次使用其形成栅电极和接触电极的方法，以限制天然氧化物层的生长并且通过使用改进的连接进行复杂的工艺来防止颗粒在多面体转移室和多个模块和负载锁定室之间，同时保持真空状态。构造：装置（100）包括多面体传送室（110），通过传送室的一侧连接的第一处理模块（120），通过传送室的另一侧连接的第二处理模块（130）和多个通过传送室的另一侧连接的负载锁定室（50,70）。

25. 发明公开

KR1020030088750A 저온에서 질화막을 형성하는 고집적 디바이스의 제조 방법 无效
标题翻译：用于制造低温下形成氮化层的高集成装置的方法
公开(公告)号：KR1020030088750A
公开(公告)日：2003-11-20
申请号：KR1020020026616
申请日：2002-05-15
申请人： 삼성전자주식회사
发明人： 유영섭 , 박영욱 , 임헌형 , 허형조
IPC分类号： H01L21/31
摘要： PURPOSE: A method for manufacturing a high integrated device is provided to be capable of forming a nitride layer having good step coverage at low temperature by using ALD(Atomic Layer Deposition). CONSTITUTION: A semiconductor substrate(100) is defined to a field region and an active region. A transistor(153) is formed on the substrate. A cobalt silicide layer(180a,180a') is selectively formed on the substrate and the transistor. A nitride layer(190) is formed on the entire surface of the resultant structure by ALD. An insulating layer(190a) is deposited on the nitride layer(190). A contact hole(196) is formed to expose the cobalt silicide layer and the field region by sequentially etching the insulating layer and the nitride layer. A metal contact film(197) is filled into the contact hole.
摘要翻译：目的：提供一种制造高集成器件的方法，以便能够通过使用ALD（原子层沉积）在低温下形成具有良好阶梯覆盖的氮化物层。构成：将半导体衬底（100）定义为场区域和有源区域。晶体管（153）形成在衬底上。选择性地在衬底和晶体管上形成硅化钴层（180a，180a'）。通过ALD在所得结构的整个表面上形成氮化物层（190）。绝缘层（190a）沉积在氮化物层（190）上。通过依次蚀刻绝缘层和氮化物层，形成接触孔（196）以露出硅化钴层和场区。金属接触膜（197）被填充到接触孔中。

26. 发明公开

KR1020030065702A 부유게이트형 비휘발성 메모리 장치의 제조방법 无效
标题翻译：用于制造浮动门型非易失性存储器件的方法
公开(公告)号：KR1020030065702A
公开(公告)日：2003-08-09
申请号：KR1020020005423
申请日：2002-01-30
申请人： 삼성전자주식회사
发明人： 임헌형 , 형용우 , 허형조 , 유영섭
IPC分类号： H01L29/788
摘要： PURPOSE: A method for fabricating a floating gate type non-volatile memory device is provided to increase the capacitance between a floating gate electrode and a control gate electrode and enhance a coupling ratio by forming an insulating layer having a high dielectric constant between the floating gate electrode and the control gate electrode. CONSTITUTION: An isolation layer(6) is formed on a predetermined region of a semiconductor substrate(1) in order to define an active region. A tunnel oxide layer(2) and a floating gate line are sequentially stacked on an upper portion of the active region. A dielectric layer(9) including an insulating layer is formed on the entire surface of the semiconductor substrate including the floating gate line. A dielectric constant of the insulating layer is higher than the dielectric constant of a silicon nitride layer. A conductive layer of control gate is formed on the dielectric layer. A floating gate electrode(8a), the dielectric layer, and a control gate electrode(12) are formed by patterning sequentially the conductive layer of control gate, the dielectric layer, and the floating gate line.
摘要翻译：目的：提供一种用于制造浮动栅型非易失性存储器件的方法，以增加浮栅和控制栅电极之间的电容，并通过在浮置栅极之间形成具有高介电常数的绝缘层来提高耦合比电极和控制栅电极。构成：为了限定有源区，在半导体衬底（1）的预定区域上形成隔离层（6）。隧道氧化物层（2）和浮栅线依次层叠在有源区的上部。在包括浮动栅极线的半导体衬底的整个表面上形成包括绝缘层的电介质层（9）。绝缘层的介电常数高于氮化硅层的介电常数。在电介质层上形成控制栅的导电层。通过对控制栅极，电介质层和浮置栅极线的导电层顺序构图，形成浮栅电极（8a），电介质层和控制栅电极（12）。

27. 发明授权

KR100292616B1 트렌치격리의제조방법 失效
标题翻译：制造沟渠隔离的方法
公开(公告)号：KR100292616B1
公开(公告)日：2001-07-12
申请号：KR1019980042300
申请日：1998-10-09
申请人： 삼성전자주식회사
发明人： 홍수진 , 유영섭 , 구본영 , 김병기 , 신승목
IPC分类号： H01L21/76
摘要： 본 발명은 트렌치 식각 마스크(trench etch mask) 형성 및 제거 공정에 의한 소자의 특성 열화를 방지하는 트렌치 격리의 제조 방법에 관한 것으로, 폴리실리콘막 및 반사 방지막 또는 폴리실리콘막 및 실리콘 질화막이 차례로 적층된 막을 트렌치 식각 마스크로 사용하여 반도체 기판이 식각 되어 트렌치가 형성된다. 트렌치 내벽 및 폴리실리콘막의 측벽에 열산화막이 형성된 후, 열산화막 및 트렌치 식각 마스크 상에 질화막 라이너가 형성된다. 트렌치가 트렌치 격리막으로 완전히 채워진 후, 트렌치 식각 마스크의 상부 표면이 노출될 때까지 트렌치 격리막이 평탄화 식각 된다. 트렌치 식각 마스크가 건식 식각 내지 습식 식각 공정으로 제거된다. 패드 산화막 및 돌출된 열산화막, 그리고 돌출된 질화막 라이너가 제거되어 트렌치 격리가 완성된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 패드 산화막 상에 실리콘 질화막 대신 폴리실리콘막이 형성되므로 반도체 기판에 가해지는 스트레스(stress)를 줄일 수 있고, 실리콘 질화막 인산 스트립 공정에 의해 트렌치 격리의 에지(edge) 부위에 발생되는 덴트를 방지할 수 있으며, 따라서 소자의 특성 열화를 방지할 수 있다. 또한, 실리콘 질화막 라이너를 원하는 두께로 증가시킬 수 있고, 따라서 소자의 신뢰도를 증가시킬 수 있다.

28. 发明公开

KR1020000009808A 트렌치 격리의 제조 방법 无效
标题翻译：织物分离方法
公开(公告)号：KR1020000009808A
公开(公告)日：2000-02-15
申请号：KR1019980030445
申请日：1998-07-28
申请人： 삼성전자주식회사
发明人： 배대훈 , 김화식 , 신현보 , 유영섭
IPC分类号： H01L21/76
摘要： PURPOSE: The method can remove a dent generated around the edge of a trench isolation(120), and can prevent a gate bridge. CONSTITUTION: A trench(106) is formed by etching a semiconductor substrate(100) using a nitride mask. A SiN liner(110) is formed on the nitride mask including an oxide after the oxide is formed on the bottom and on both side walls of the trench. A trench isolation film(112) is formed on the SiN liner until the trench is filled completely. The trench isolation film and the SiN liner is planarized by etching until the upper surface of the nitride mask is revealed. After the nitride mask is striped, a sacrificial oxide is formed on the front surface of the semiconductor substrate. After the sacrificial oxide is striped, the SiN liner remained around the dent is etched. The dent around the edge of the trench isolation is removed by making the upper surface of an active equal to the depth of the dent by applying the sacrificial oxide formation process after the nitride mask strip process, and the gate bridge generated because a poly remains behind around the dent during a gate poly formation.
摘要翻译：目的：该方法可以消除沟槽隔离边缘周围产生的凹陷（120），并可以防止栅极桥。构成：使用氮化物掩模蚀刻半导体衬底（100）形成沟槽（106）。在沟槽的底部和两个侧壁上形成氧化物之后，在包括氧化物的氮化物掩模上形成SiN衬垫（110）。在SiN衬垫上形成沟槽隔离膜（112），直到沟槽被完全填充。通过蚀刻将沟槽隔离膜和SiN衬垫平坦化，直到显露出氮化物掩模的上表面。在氮化物掩模条纹化之后，在半导体衬底的前表面上形成牺牲氧化物。在牺牲氧化物被条纹化之后，保留在凹陷周围的SiN衬垫被蚀刻。通过在氮化物掩模剥离处理之后施加牺牲氧化物形成工艺使得活性物体的上表面等于凹坑的深度来消除沟槽隔离边缘处的凹陷，并且由于聚合物留下后产生的栅极桥在门多晶形成期间围绕凹陷。

29. 发明公开

KR1020000008176A 트렌치 격리의 제조 방법 失效
标题翻译：织物分离方法
公开(公告)号：KR1020000008176A
公开(公告)日：2000-02-07
申请号：KR1019980027889
申请日：1998-07-10
申请人： 삼성전자주식회사
发明人： 유영섭 , 나기수 , 배대훈 , 신승목
IPC分类号： H01L21/76
摘要： PURPOSE: The method can prevent the dent generation around the edge of a trench isolation(112), and can improve the electrical characteristics of the trench isolation. CONSTITUTION: After a trench(106) is formed, a SiN of a trench etch mask is stripped. A SiN liner(110) to prevent a thermal oxide(108) on the inner wall of the trench and the oxidation of the inner wall of the trench is formed in sequence. After the trench isolation is deposited, the trench isolation is planarized and etched until the top surface of the SiN liner is revealed. A pad oxide is removed after the SiN liner on both sides of the trench is stripped. The method can prevent the dent generated around the edge of the trench isolation because the SiN liner is over-etched when the SiN is stripped, and can prevent a gate bridge generated because a poly remains behind around the dent when forming a gate poly.
摘要翻译：目的：该方法可以防止沟槽隔离边缘周围的凹陷（112），并可以改善沟槽隔离的电气特性。构成：在形成沟槽（106）之后，剥离沟槽蚀刻掩模的SiN。依次形成用于防止沟槽内壁上的热氧化物（108）和沟槽内壁的氧化的SiN衬垫（110）。在沉积沟槽隔离之后，沟槽隔离被平坦化并蚀刻直到SiN衬里的顶表面露出。剥离沟槽两侧的SiN衬垫之后去除衬垫氧化物。该方法可以防止在沟槽隔离边缘周围产生的凹陷，因为当SiN被剥离时，SiN衬垫被过度蚀刻，并且可以防止由于在形成栅极聚合物时残留在凹陷周围的聚合物而产生的栅极桥。

30. 发明公开

KR1019970077135A 반도체 제조 장치의 가스 공급 라인 无效
标题翻译：半导体制造设备的气体供应线
公开(公告)号：KR1019970077135A
公开(公告)日：1997-12-12
申请号：KR1019960015555
申请日：1996-05-11
申请人： 삼성전자주식회사
发明人： 유영섭
IPC分类号： H01L21/20
摘要： 본 발명은 반도체 제조 장치의 가스 공급라인에 관한 것으로, 본 발명에 의한 가스 공급 라인은 반도체 제조를 위한 반응 챔버 내로 가스를 공급하는 가스 라인과, 상기 가스 라인에 설치되고 상기 가스 라인을 통하여 공급되는 가스의 흐름을 온/오프하는 에어 밸브와, 상기 가스 라인상에서 상기 에어 밸브의 하류에 설치되고, 상기 가스 라인을 통하여 상기 반응 챔버 내로 공급되는 가스의 유량을 제어하는 적어도 2개의 MFC(Mass Flow Control)를 갖추고, 상기 MFC중 가장 상류측의 MFC는 다른 MFC보다 큰 유량 제어 용량을 가진다.
본 발명에 의하면, 반도체 제조 공정시에 가스 공급 라인을 통하여 반도체 제조 장치에 안정된 유량의 가스를 공급할 수 있다.

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式