专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明授权

KR100587670B1 비휘발성 메모리 셀의 유전막 형성방법 失效
标题翻译：用于形成用于非易失性存储单元的介质层的方法
公开(公告)号：KR100587670B1
公开(公告)日：2006-06-08
申请号：KR1020040001144
申请日：2004-01-08
申请人： 삼성전자주식회사
发明人： 이웅 , 유영섭 , 임헌형 , 나기수 , 강만석 , 김정환 , 이재동
IPC分类号： H01L21/8247
CPC分类号： H01L29/66825 , H01L21/022 , H01L21/0223 , H01L21/02238 , H01L21/02255 , H01L21/28273 , H01L21/3144 , H01L21/31662 , H01L29/513
摘要： 본 발명은 비휘발성 메모리 셀의 유전막 형성방법에 관한 것으로, 본발명의 하부 산화막, 질화막 및 상부 산화막이 순차적으로 적층된 3중 유전막 구조를 갖는 비휘발성 메모리 셀의 유전막 형성방법은, 상기 하부산화막을 ISSG를 이용한 래디컬 산화방식으로 형성하는 단계와; 상기 하부산화막의 상부에 상기 질화막을 형성하는 단계와; 상기 질화막의 상부에 상기 상부산화막을, ISSG를 이용한 래디컬 산화방식으로 상기 하부 산화막의 두께보다 두껍게 형성하는 단계를 구비한다. 본 발명에 따르면, 신뢰성 있는 산화막의 형성을 통하여 누설전류가 작고, 전하 리텐션 특성 개선 및 유전막의 두께조절이 가능하여 고집적이 가능한 메모리 소자의 형성이 가능해진다.
유전막, 플로팅, 컨트롤, 산화막, 래디컬 산화

92. 发明授权

KR100583609B1 반도체 장치의 게이트 구조물 제조방법 및 이를 이용한불휘발성 메모리 장치의 셀 게이트 구조물 제조방법 有权
标题翻译：在半导体器件中制造栅极结构的方法和使用该栅极结构的非易失性存储器件中的单元栅极结构的制造方法
公开(公告)号：KR100583609B1
公开(公告)日：2006-05-26
申请号：KR1020040051880
申请日：2004-07-05
申请人： 삼성전자주식회사
发明人： 이웅 , 유영섭 , 임헌형 , 형용우 , 이재동 , 나기수 , 김정환
IPC分类号： H01L21/8247
CPC分类号： H01L27/115 , H01L21/28247 , H01L27/11568 , H01L29/4933
摘要： 미세한 선폭을 갖는 반도체 장치의 게이트 구조물 형성방법에서 먼저, 반도체 기판 상에 게이트 산화막 패턴 및 도전막 패턴이 순차적으로 적층된 예비 게이트 구조물을 형성한다. 이어서, 상기 예비 게이트 구조물이 형성된 반도체 기판에 산소 원자를 포함하는 라디칼을 이용한 재산화(re-oxidation) 공정을 수행하여 상기 반도체 기판 및 상기 예비 게이트 구조물의 외부 표면에 산화막을 형성하여 반도체 장치의 게이트 구조물을 형성한다. 게이트 산화막 패턴의 두께 증가를 억제한다. 또한, 좋은 품질(quality)의 산화막을 얻는다.

93. 发明公开

KR1020060027480A 반도체 장치의 실리콘 산질화막을 형성하는 방법 및 장치 失效
标题翻译：在半导体器件中形成硅氧烷层的方法及其制造设备
公开(公告)号：KR1020060027480A
公开(公告)日：2006-03-28
申请号：KR1020040076243
申请日：2004-09-23
申请人： 삼성전자주식회사
发明人： 유영섭 , 양철규 , 이웅 , 이재철 , 임헌형
IPC分类号： H01L21/31 , H01L21/205
CPC分类号： H01L21/0214 , H01L21/02238 , H01L21/02247 , H01L21/02332 , H01L21/0234 , H01L21/28202 , H01L21/3144 , H01L29/518
摘要： There are provided a method and an apparatus of forming an insulating layer including silicon oxynitride. The method includes performing a plasma treatment process for supplying a plasma reaction gas to a substrate to be treated after completing the annealing process. The apparatus includes a sealed processing room having gas supply and exhaust lines running thereto. A quartz inner tube and quartz inlet pipe both include holes therethrough, but in orthogonal directions to one another, to flow a reaction gas onto the wafers loaded within the sealed processing room.

94. 发明授权

KR100487513B1 트렌치 격리의 제조 방법 失效
标题翻译：一种制造分离分离的方法
公开(公告)号：KR100487513B1
公开(公告)日：2005-07-07
申请号：KR1019980027889
申请日：1998-07-10
申请人： 삼성전자주식회사
发明人： 유영섭 , 나기수 , 배대훈 , 신승목
IPC分类号： H01L21/76
摘要： 본 발명은 트렌치 격리 에지(edge) 부위의 덴트(dent) 발생을 방지하는 트렌치 격리의 제조 방법에 관한 것으로, 트렌치가 형성된 후, 트렌치 식각 마스크인 SiN이 스트립(strip) 된다. 트렌치 내벽에 열산화막 및 트렌치 내벽의 산화를 방지하기 위한 SiN 라이너가 차례로 형성된다. 트렌치 격리막이 증착된 후, SiN 라이너의 상부 표면이 노출될 때까지 트렌치 격리막이 평탄화 식각 된다. 트렌치 양측의 SiN 라이너가 스트립된 후, 패드 산화막이 제거된다. 이와 같은 반도체 장치의 제조 방법에 의해서, 트렌치 식각 마스크인 SiN이 스트립 될 때 SiN 라이너가 과식각 되어 트렌치 격리의 에지 부위에 발생되는 덴트를 방지할 수 있고, 따라서 후속 게이트 폴리 형성시 덴트 부위에 폴리가 잔류하여 발생되는 게이트 브리지를 방지할 수 있으며, 트렌치 격리의 전기적 특성을 개선할 수 있다.

95. 发明公开

KR1020050038758A 복수 형태로 된 하부전극을 갖는 반도체 장치 无效
标题翻译：具有形成多层形状的较低电极的半导体器件
公开(公告)号：KR1020050038758A
公开(公告)日：2005-04-29
申请号：KR1020030073993
申请日：2003-10-22
申请人： 삼성전자주식회사
发明人： 유영섭 , 남석우 , 고창현 , 오정환 , 김봉현 , 김효정
IPC分类号： H01L27/108
摘要： 복수 형태로 된 하부전극을 갖는 반도체 장치를 제공한다. 이 장치는 점점 가속화되는 디자인 룰의 축소에 대응해서 하부 전극의 쓰러짐을 방지하고 동시에 하부전극의 면적이 증가된 커패시터를 갖는다. 이를 위해서, 반도체 기판의 상부에 식각 저지막이 덮이고, 상기 식각 저지막을 갖는 반도체 기판의 상부에 하부전극이 배치된다. 상기 하부 전극은 식각 저지막을 관통해서 그 막의 상면으로부터 돌출되며, 차례로 적층된 스토리지 바 노드 및 스토리지 주형 노드로 이루어진다. 계속해서. 상기 스토리지 바 노드, 스토리지 주형 노드 및 식각 저지막에 유전막이 덮이고, 상기 유전막의 상면에 상부전극이 덮인다. 이때에, 상기 스토리지 주형 노드 및 스토리지 바 노드는 각각이 실린더 형태(Cylinder Shape) 및 바 형태(Bar Shape)를 가지며, 상기 스토리지 주형 노드는 스토리지 바 노드보다 작은 두께를 갖는다. 이로써, 상기 하부 전극을 갖는 반도체 장치는 복수 형태로 된 하부전극을 통해서 증가된 정전용량을 갖는 커패시터를 가지고 아울러서 하부전극의 쓰러짐으로 인한 그 장치 내의 불량 셀의 발생을 최소화할 수 있다.

96. 发明公开

KR1020030000558A 반도체 소자에서의 비트라인 구조 및 그 형성방법 无效
标题翻译：半导体器件中位线的结构及其形成方法
公开(公告)号：KR1020030000558A
公开(公告)日：2003-01-06
申请号：KR1020010036587
申请日：2001-06-26
申请人： 삼성전자주식회사
发明人： 유영섭 , 임한진 , 최성제
IPC分类号： H01L21/8242
摘要： PURPOSE: A structure of a bit line in a semiconductor device and a method for forming the same are provided to form the bit line for preventing a lowering phenomenon of reliability due to a characteristic difference of layers in a cleaning process. CONSTITUTION: A barrier layer(120), a tungsten layer(130), a capping layer(140), and a supplement stop layer(150) are stacked on a semiconductor substrate(110). The barrier layer(120) is formed with Ti or TiN. The thickness of the capping layer(140) is 300 to 1500 angstrom. The capping layer is formed with SiN. A supplement capping layer(160) is stacked on the supplement stop layer(150). A bit line is formed by patterning the barrier layer(120), the tungsten layer(130), the capping layer(140), the supplement stop layer(150), and the supplement capping layer(160). The supplement stop layer(150) is formed with Ta2O5. The supplement capping layer(160) is formed with SiN. A stop layer(170) is formed on a whole surface of the above structure. A silicon nitride is formed on the whole surface of the stop layer(170). A bit line spacer(180) is formed by etching the silicon nitride.
摘要翻译：目的：提供半导体器件中的位线的结构及其形成方法，以形成用于防止由于清洁处理中的层的特性差导致的可靠性降低现象的位线。构成：在半导体衬底（110）上堆叠阻挡层（120），钨层（130），覆盖层（140）和补充阻挡层（150）。阻挡层（120）由Ti或TiN形成。覆盖层（140）的厚度为300〜1500埃。覆盖层由SiN形成。辅助覆盖层（160）堆叠在补充停止层（150）上。通过图案化阻挡层（120），钨层（130），覆盖层（140），补充阻挡层（150）和补充覆盖层（160）来形成位线。辅助停止层（150）由Ta 2 O 5形成。补充覆盖层（160）由SiN形成。在上述结构的整个表面上形成止挡层（170）。在停止层（170）的整个表面上形成氮化硅。通过蚀刻氮化硅形成位线间隔物（180）。

97. 发明公开

KR1020020070730A 반도체 메모리 장치의 스토리지 전극층 및 그 형성방법 有权
标题翻译：半导体存储器件的存储电极层及其形成方法
公开(公告)号：KR1020020070730A
公开(公告)日：2002-09-11
申请号：KR1020010010972
申请日：2001-03-03
申请人： 삼성전자주식회사
发明人： 유영섭 , 김석식 , 황기현 , 임한진 , 최성제
IPC分类号： H01L27/108
CPC分类号： H01L28/91 , H01L27/10814 , H01L27/10855
摘要： PURPOSE: A storage electrode layer of a semiconductor memory device and a method for forming the same are provided to stabilize a geometric structure of the storage electrode layer by forming a base portion wider than a tower portion. CONSTITUTION: A storage electrode layer(50) of a semiconductor memory device is formed with a base portion(52) and a tower portion(54). An upper portion of the base portion and a bottom portion of the tower portion(54) are located at the same height. The base portion(52) has a cylindrical shape. The tower portion(54) has a shape of pipe. A bottom portion of the base portion(52) is contacted with an upper face of a buried contact plug(37). The height of the storage electrode layer is more than 15,000 angstrom. The height of base portion(52) is 1,000 to 5,000 angstrom. The height of tower portion is 5,000 to 15,000 angstrom.
摘要翻译：目的：提供一种半导体存储器件的存储电极层及其形成方法，用于通过形成比塔部更宽的基部来稳定存储电极层的几何结构。构成：半导体存储装置的存储电极层（50）形成有基部（52）和塔架部（54）。基部的上部和塔部（54）的底部位于相同的高度。基部（52）具有圆筒形状。塔部（54）具有管状。基部（52）的底部与埋入式接触塞（37）的上表面接触。存储电极层的高度大于15000埃。基部（52）的高度为1000〜5000埃。塔架高度为5000至15000埃。

98. 发明公开

KR1020000060687A 반구형 알갱이 실리콘을 가지는 실린더형 커패시터 및 그 제조방법 失效
标题翻译：具有化学颗粒的圆筒型电容器及其制造方法
公开(公告)号：KR1020000060687A
公开(公告)日：2000-10-16
申请号：KR1019990009222
申请日：1999-03-18
申请人： 삼성전자주식회사
发明人： 유영섭 , 신현보
IPC分类号： H01L21/8242
CPC分类号： H01L28/82 , H01L28/84 , H01L28/91
摘要： PURPOSE: A cylinder type capacitor and a method for manufacturing the cylinder type capacitor are provided to enhance the capacitance of the capacitor by preventing the short caused by the contact between hemispherical grain silicon and a capacitor electrode. CONSTITUTION: A cylinder type capacitor comprises a lower electrode, a dielectric film and an upper electrode formed in a semiconductor substrate(100). The lower electrode is formed at an inner surface thereof with hemispherical grain silicon(124). The dielectric film consisting of a first nitride film(126), a second nitride film(132) and an oxide film(134) is formed in the lower electrode. In addition, the dielectric film consisting of a second nitride film(132) and an oxide film(134) is formed at an outer portion of the lower electrode.
摘要翻译：目的：提供一种圆筒型电容器和制造圆柱型电容器的方法，以通过防止由半球形硅与电容器电极之间的接触引起的短路来增强电容器的电容。构成：圆筒型电容器包括形成在半导体衬底（100）中的下电极，电介质膜和上电极。下电极在其内表面形成有半球形晶粒硅（124）。在下电极中形成由第一氮化物膜（126），第二氮化物膜（132）和氧化物膜（134）构成的电介质膜。此外，在下部电极的外侧形成由第二氮化物膜（132）和氧化物膜（134）构成的电介质膜。

99. 发明授权

KR100174987B1 반도체 공정 소오스 가스 공급방법 및 그 장치 失效
标题翻译：半导体工艺气源供应方法及装置
公开(公告)号：KR100174987B1
公开(公告)日：1999-04-01
申请号：KR1019950029467
申请日：1995-09-07
申请人： 삼성전자주식회사
发明人： 유영섭
IPC分类号： H01L21/00
摘要： 본 발명은 반도체 제조공정에 있어서 반도체 제조공정에 공급되는 소오스 가스를 보다 활성화시킨 상태로 공정에 제공함으로써 웨이퍼의 균일성(Uniformity)을 향상시킨 반도체 공정 소오스 가스 공급방법 및 그 장치에 관한 것이다.
본 발명의 반도체 공정 소오스 가스 공급방법은 2이상의 소오스 가스들이 믹싱부에서 혼합되어 가스주입구를 통해 공정 튜브내로 공급되도록 구성되는 공정 소오스 가스 공급방법에 있어서, 공정 튜브내의 가스공급 라인의 단부를 프로세스 인너 튜브내로 소정 길이 만큼 연장하여 연장부를 형성함으로써 소오스 가스들이 보다 활성화되도록 하고, 믹싱부없이 각각 단독으로 공정 튜브내로 공급되도록 한 것을 특징으로 한다.
상기 연장부를 형성하는 대신에 또는 부가하여 공정 튜브로 유입되기 직전에 600℃ 이상의 고온 가열이 가능한 히팅존을 설치할 수도 있다.
본 발명에 따르면 소오스 가스의 예열이 충분히 효과적으로 이루어짐으로써 공정막질 및 웨이퍼의 균일성(Unitormity)이 향상되며 제조 경비가 절감되는 효과가 있다.

100. 发明公开

KR1019980002314A 박막 증착 장치 无效
公开(公告)号：KR1019980002314A
公开(公告)日：1998-03-30
申请号：KR1019960023920
申请日：1996-06-26
申请人： 삼성전자주식회사
发明人： 유영섭
IPC分类号： C30B25/14

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式