专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

91. 发明公开

KR1020150039370A 메모리 컨트롤러 구동방법 및 메모리 컨트롤러를 포함하는 메모리 시스템 审中-实审
标题翻译：内存控制器的操作方法和包括它的内存系统
公开(公告)号：KR1020150039370A
公开(公告)日：2015-04-10
申请号：KR1020130117859
申请日：2013-10-02
申请人： 삼성전자주식회사
发明人： 오은주 , 김은철 , 공준진 , 김광훈 , 손홍락
IPC分类号： G11C16/14 , G11C16/34
CPC分类号： G11C16/3445 , G11C16/0483 , G11C16/16 , G11C16/26 , G11C29/50004 , G11C29/52 , G11C2029/0409
摘要： 비휘발성메모리장치의배드영역관리를하는메모리컨트롤러의구동방법은, 비휘발성메모리장치를블록단위로이레이즈하고, 이레이즈후에, 비휘발성메모리장치를이레이즈베리파이하여, 배드메모리셀을서치한다. 그리고, 배드메모리셀의문턱전압과기준전압을비교하여, 그결과에따라상기배드메모리셀을포함하는워드라인을배드영역으로관리하거나, 배드메모리셀을포함하는블록을배드영역으로관리한다.
摘要翻译：一种用于驱动管理非易失存储器件的不良区域的存储器控制器的方法，包括以下步骤：以块为单位擦除非易失性存储器件; 以及在擦除操作之后擦除和验证非易失性存储器件来搜索坏的存储器单元。并且，本发明通过将参考电压与坏存储单元的阈值电压进行比较，根据比较结果来管理包括坏存储单元的字线或包括坏存储单元的块作为坏区。

92. 发明公开

KR1020150024141A 메모리 컨트롤러 및 그것의 동작 방법 审中-实审
标题翻译：存储器控制器及其操作方法
公开(公告)号：KR1020150024141A
公开(公告)日：2015-03-06
申请号：KR1020130101223
申请日：2013-08-26
申请人： 삼성전자주식회사
发明人： 설창규 , 공준진 , 소혜정 , 손홍락
IPC分类号： G11C16/34 , G11C16/06
CPC分类号： G11C11/5621 , G06F12/0246 , G06F2212/72
摘要： 비휘발성 메모리 장치의 신뢰도를 향상시키기 위한 스테이트 셰이핑 동작을 수행하는 스테이트 셰이핑 엔진을 포함하는 메모리 컨트롤러가 제공된다. 메모리 컨트롤러는 MLC 비휘발성 메모리 장치로 프로그램될 데이터의 변경 구간 정보를 제공하는 스테이트 셰이핑 맵핑 정보를 구동하는 램, 그리고, 스테이트 세이핑 맵핑 정보에 따라서, MLC 비휘발성 메모리 장치로 제공될 오리지널 데이터의 프로그램 스테이트를 바꾸는 스테이트 셰이핑 인코더를 포함한다. 스테이트 셰이핑 인코더는 프로그램될 데이터의 최상위 프로그램 스테이트에 해당하는 데이터의 개수를 감소시킨다. 그리고 스테이트 셰이핑 맵핑 정보는 데이터를 변경할 MLC 비휘발성 메모리 장치의 로직컬 페이지 구간을 포함한다.
摘要翻译：提供了一种存储器控制器，其包括状态整形引擎，其执行用于提高非易失性存储器件的可靠性的状态整形操作。存储器控制器包括：RAM，被配置为提供向MLC非易失性存储器件提供要编程的数据的改变部分信息的状态整形映射信息; 以及状态整形编码器，被配置为基于状态整形映射信息来改变要提供给MLC非易失性存储器件的原始数据的编程状态。状态整形编码器减少与要编程的数据的顶部编程状态相对应的数据的数量，并且状态整形映射信息包括MLC非易失性存储器件的逻辑页面部分以改变数据。

93. 发明公开

KR1020140113839A 메모리 컨트롤러의 동작 방법과 상기 메모리 컨트롤러를 포함하는 장치들 审中-实审
标题翻译：用于操作存储器控制器的方法和具有该存储器控制器的器件
公开(公告)号：KR1020140113839A
公开(公告)日：2014-09-25
申请号：KR1020130028021
申请日：2013-03-15
申请人： 삼성전자주식회사
发明人： 설창규 , 공준진 , 손홍락
IPC分类号： G11C7/10 , G11C16/34
CPC分类号： G11C11/5642 , G11C7/1006 , G11C11/5628 , G11C16/3418 , G11C2211/5632
摘要： A method for operating a memory controller is disclosed. The method comprises the steps of: receiving a first data sequence and generating a coset representative sequence that can be divided into m-bits, where m is a natural number of at least 2; performing a first XOR operation on each of the m-bits in the coset representative sequence and binary bits; calculating all possible branch metrics according to the result of the first XOR operation; determining a survivor path sequence based on the all possible branch metrics; and performing a second XOR operation on the coset representative sequence and the survivor path sequence and generating an output sequence.
摘要翻译：公开了一种用于操作存储器控制器的方法。该方法包括以下步骤：接收第一数据序列并生成可被划分为m比特的陪集代表序列，其中m是至少2的自然数; 在陪集代表序列和二进制位中的每个m位上执行第一异或运算; 根据第一异或运算的结果计算所有可能的分支度量; 基于所有可能的分支度量来确定幸存者路径序列; 以及对陪集代表序列和幸存者路径序列执行第二异或运算并产生输出序列。

94. 发明公开

KR1020140090316A 데이터 압축 회로의 동작 방법과 상기 방법을 수행할 수 있는 장치들 审中-实审
标题翻译：用于操作数据压缩电路的方法和执行其的器件
公开(公告)号：KR1020140090316A
公开(公告)日：2014-07-17
申请号：KR1020130001407
申请日：2013-01-07
申请人： 삼성전자주식회사
发明人： 서만근 , 김대욱 , 손홍락 , 공준진
IPC分类号： G06F12/08 , G06F13/14
CPC分类号： H03M7/30 , G06F13/14 , G06F13/1668 , H03M7/3084 , H03M7/3091
摘要： A method for operating a data compression circuit includes the steps of receiving and storing a plurality of data blocks until a cache is full, and writing the data blocks stored in the cache to a buffer memory when the cache is full. The method further includes the step of forcibly literal/literal encoding each of the data blocks irrespective of whether each of the data blocks is repeated, when the cache is full.
摘要翻译：一种用于操作数据压缩电路的方法包括以下步骤：接收和存储多个数据块，直到高速缓存满了，并且当高速缓存满时，将存储在高速缓存中的数据块写入缓冲存储器。该方法还包括当高速缓存满时，不管每个数据块是否重复，强制对每个数据块进行字面/字面编码的步骤。

95. 发明公开

KR1020140084992A 불휘발성 랜덤 액세스 메모리 장치 및 그것의 데이터 읽기 방법 审中-实审
标题翻译：非易失性随机访问存储器件及其数据读取方法
公开(公告)号：KR1020140084992A
公开(公告)日：2014-07-07
申请号：KR1020120155060
申请日：2012-12-27
申请人： 삼성전자주식회사
发明人： 오은주 , 공준진 , 손홍락 , 유영건
IPC分类号： G11C16/06 , G11C16/26
CPC分类号： G11C13/004 , G11C11/16 , G11C11/1673 , G11C13/0002 , G11C13/0004 , G11C2013/0054
摘要： A non-volatile random access memory device according to the present invention includes a plurality of data cells; a plurality of reference cells for providing sensing standards for a data cell selected among the data cells; and a read/write circuit which generates reference signals (Vref) of different levels from the reference cells to identify a first logic state and a second logic state of the selected data cell.
摘要翻译：根据本发明的非易失性随机存取存储器件包括多个数据单元; 多个参考单元，用于为数据单元中选择的数据单元提供感测标准; 以及读/写电路，其从参考单元产生不同电平的参考信号（Vref），以识别所选数据单元的第一逻辑状态和第二逻辑状态。

96. 发明公开

KR1020140052181A 메모리 장치 구동 방법 및 메모리 시스템 审中-实审
标题翻译：一种操作存储器件和存储器系统的方法
公开(公告)号：KR1020140052181A
公开(公告)日：2014-05-07
申请号：KR1020120117371
申请日：2012-10-22
申请人： 삼성전자주식회사
发明人： 유현석 , 공준진 , 설창규 , 손홍락 , 유영건
IPC分类号： G11C16/34 , G11C16/10
CPC分类号： G06F12/00 , G06F11/10 , G06F11/1048 , G11C11/5628 , G11C16/10 , G11C16/12 , G11C16/16 , G11C16/3427 , G11C16/3454 , G11C29/00 , G11C2211/5648
摘要： Provided is a method for driving a memory. The method for driving the memory includes the steps of: programming first bit data in a plurality of memory cells; distinguishing a target memory cell whose threshold voltage is larger than a first voltage in a first state among the memory cells programmed with the first bit data; receiving second bit data which is programmed in the memory cell; producing a lot of third bit data by performing the first process of the second bit data; determining the third bit data to maximize the number of memory cells which are changed from the first state to a second state among a lot of third bit data when the memory cells are programmed with the third bit data; and programming the memory cells with the determined third bit data.
摘要翻译：提供了一种用于驱动存储器的方法。用于驱动存储器的方法包括以下步骤：对多个存储器单元中的第一位数据进行编程; 在第一位数据编程的存储单元中区分阈值电压大于第一状态的第一电压的目标存储单元; 接收在存储器单元中编程的第二位数据; 通过执行第二位数据的第一处理来产生大量的第三位数据; 当存储器单元被第三位数据编程时，确定第三位数据以最大化在大量第三位数据中从第一状态改变到第二状态的存储器单元的数量; 并用所确定的第三位数据对存储器单元进行编程。

97. 发明公开

KR1020140051687A 불휘발성 메모리 및 컨트롤러를 포함하는 메모리 시스템, 그리고 불휘발성 메모리에 데이터를 프로그램하는 프로그램 방법 审中-实审
标题翻译：包含非易失性存储器和控制器的存储系统和将数据编程到非易失性存储器的编程方法
公开(公告)号：KR1020140051687A
公开(公告)日：2014-05-02
申请号：KR1020120118019
申请日：2012-10-23
申请人： 삼성전자주식회사
发明人： 유영건 , 공준진 , 설창규 , 손홍락 , 유현석
IPC分类号： G11C16/02 , G11C16/10
CPC分类号： G06F12/0246 , G11C11/1659 , G11C11/1675 , G11C13/0069 , G11C16/10 , G11C2013/0076
摘要： The present invention relates to a method for programming data in a nonvolatile memory. The method for programming the data according to the present invention includes the steps of: receiving program data; reading the data stored in memory cells; generating flag data including encoding information by encoding the program data using at least one encoding scheme selected among the encoding schemes based on the program data and the read data; and programming the encoded data and the flag data in the memory cells.
摘要翻译：本发明涉及一种在非易失性存储器中编程数据的方法。根据本发明的用于编程数据的方法包括以下步骤：接收节目数据; 读取存储在存储单元中的数据; 通过使用基于节目数据和读取数据的编码方案中选择的至少一种编码方案，对包含编码信息的标志数据进行编码; 并对存储器单元中的编码数据和标志数据进行编程。

98. 发明公开

KR1020130080203A 셀 상태들의 비대칭 특성을 고려한 프로그램 데이터를 생성하는 방법 및 그것을 이용한 메모리 시스템 审中-实审
标题翻译：使用该方法的细胞状态和记忆系统的不对称特征的程序数据生成方法
公开(公告)号：KR1020130080203A
公开(公告)日：2013-07-12
申请号：KR1020120000997
申请日：2012-01-04
申请人： 삼성전자주식회사
发明人： 정정수 , 공준진 , 설창규 , 손홍락 , 윤필상 , 최성혁
IPC分类号： G11C16/34 , G11C16/10
CPC分类号： G06F11/1048 , G11C11/5628
摘要： PURPOSE: A method of generating program data considering asymmetric characteristic of cell states and a memory system using the same are provided to prevent the deterioration of threshold voltage distribution by controlling the number of memory cells included in states which bring the deterioration of the threshold voltage distribution in a specific state. CONSTITUTION: A randomizer (1250) randomizes program data to be stored in a non-volatile memory device. A guided scramble block (1270) controls the number of first bits included in the randomized program data to reduce the frequency of a data state corresponding to the highest program state among data states formed according to the randomized program data.
摘要翻译：目的：提供考虑单元状态的非对称特性的程序数据的生成方法和使用其的存储器系统的方法，以通过控制包含在导致阈值电压分布恶化的状态中的存储单元的数量来防止阈值电压分布的恶化在一个特定的状态。构成：随机化器（1250）将要存储在非易失性存储器件中的程序数据随机化。引导加扰块（1270）控制随机化程序数据中包含的第一比特数，以减少根据随机化程序数据形成的数据状态中与最高程序状态相对应的数据状态的频率。

99. 发明公开

KR1020130045016A 반도체 저장 장치 및 시스템 审中-实审
标题翻译：半导体存储器件和系统
公开(公告)号：KR1020130045016A
公开(公告)日：2013-05-03
申请号：KR1020110109429
申请日：2011-10-25
申请人： 삼성전자주식회사
发明人： 설창규 , 공준진 , 손홍락
IPC分类号： G11C7/10 , G11C16/06
CPC分类号： G06F13/00 , G11C7/04 , G11C16/0483 , G11C16/26 , G11C29/021 , G11C29/028 , G11C29/42 , G11C29/52 , G11C2029/0411
摘要： PURPOSE: A semiconductor storage device and a system are provided to obtain a read level correction value through one reading operation at a read level. CONSTITUTION: A calculating unit(CAL) calculates a difference between the number of first state values of sample data recorded in a memory and the number of the first state values of read data in the memory. A correction value calculating unit(CPC) calculates a read level correction value corresponding to the difference between the number of the first state values of the sample data recorded in the memory and the number of the first state values of the read data in the memory. A generating unit generates the sample data. The data recorded in the memory is the sample data generated by the generating unit.
摘要翻译：目的：提供半导体存储装置和系统以通过读取级别的一次读取操作来获得读取电平校正值。构成：计算单元（CAL）计算记录在存储器中的采样数据的第一状态值的数量与存储器中的读取数据的第一状态值的数量之间的差。校正值计算单元（CPC）计算与记录在存储器中的采样数据的第一状态值的数量和存储器中的读取数据的第一状态值的数量之间的差对应的读取电平校正值。生成单元生成样本数据。记录在存储器中的数据是由生成单元生成的采样数据。

100. 发明公开

KR1020120103276A 데이터 처리 시스템 및 그것의 에러 정정 코드 처리 방법 审中-实审
标题翻译：数据处理系统及其错误校正码的处理方法
公开(公告)号：KR1020120103276A
公开(公告)日：2012-09-19
申请号：KR1020110021436
申请日：2011-03-10
申请人： 삼성전자주식회사
发明人： 이기준 , 공준진 , 임세진 , 김재홍 , 손홍락 , 김용준
IPC分类号： G06F13/14 , G06F11/10 , H03M13/37 , H03M13/29 , H03M13/09 , H03M13/11 , H03M13/15
CPC分类号： H03M13/2906 , H03M13/09 , H03M13/1102 , H03M13/1515 , H03M13/152 , H03M13/2933 , H03M13/2957 , H03M13/3738 , G06F13/14 , G06F11/1044 , G06F2212/403
摘要： PURPOSE: A system for processing data and a method for processing an error correction code are provided to comprise decoders including external decoders smaller than the number of channel, thereby concisely performing a decoder. CONSTITUTION: Memory channels(110) store data. A neighboring decoder(150) detects and corrects errors of internal and external words transmitted from the memory channels. The neighboring decoder includes an internal and an external decoder(153,155) and a decode controller(157). External words composed of parity data for a message and the message output by enabling the internal decoder to decode the internal words. The external decoder outputs the messages decoded by decoding the external words.
摘要翻译：目的：提供一种用于处理数据的系统和用于处理纠错码的方法，以包括解码器，其包括小于信道数量的外部解码器，从而简洁地执行解码器。构成：内存通道（110）存储数据。相邻解码器（150）检测并校正从存储器通道发送的内部和外部字的错误。相邻解码器包括内部和外部解码器（153,155）和解码控制器（157）。由消息的奇偶校验数据组成的外部单词和通过使内部解码器解码内部单词而输出的消息。外部解码器输出通过解码外部字解码的消息。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式