专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2015043575A 半導体装置及び表示装置有权
公开(公告)号：JP2015043575A
公开(公告)日：2015-03-05
申请号：JP2014178652
申请日：2014-09-03
申请人：株式会社半導体エネルギー研究所 , Semiconductor Energy Lab Co Ltd
发明人： INOUE KIYOKO , TOYOTAKA KOHEI , MIYAKE HIROYUKI , MIYAZAKI AYA , SHISHIDO HIDEAKI , KUSUNOKI KOJI
IPC分类号： H03K19/0175 , G09F9/00 , G09F9/30 , G09G3/20 , G09G3/36 , G11C19/00 , G11C19/28 , H01L21/8234 , H01L27/08 , H01L27/088 , H03K19/096 , H03K23/54
CPC分类号： G11C19/28 , G09G3/3677 , G09G3/3696 , G09G2300/0809 , G09G2310/0286 , G11C19/184 , H01L25/03 , H01L27/1222 , H01L27/1225 , H01L27/124 , H01L27/1251 , H01L27/127 , H01L27/1288 , H01L2924/0002 , H03K19/0013 , H05K7/02 , H01L2924/00
摘要：【課題】開示する発明の一態様は、安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することを課題の一とする。【解決手段】開示する発明の一態様のパルス信号出力回路は、第1乃至第10のトランジスタを有し、第1のトランジスタおよび第3のトランジスタのチャネル長Lに対するチャネル幅Wの比W/Lは、第6のトランジスタのW/Lよりも大きく、第5のトランジスタのW/Lは、第6のトランジスタのW/Lよりも大きく、第5のトランジスタのW/Lは、第7のトランジスタのW/Lと等しく、第3のトランジスタのW/Lは、第4のトランジスタのW/Lよりも大きくする。これによって、安定して動作することが可能なパルス信号出力回路及びそれを含むシフトレジスタを提供することができる。【選択図】図1

2. 发明专利

JP2013009428A Control signal generating circuit and semiconductor device using the same 有权
标题翻译：使用该控制信号生成电路和半导体器件
公开(公告)号：JP2013009428A
公开(公告)日：2013-01-10
申请号：JP2012210743
申请日：2012-09-25
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： MITANI HIDENORI , ITO TAKASHI
IPC分类号： H03K17/22 , G11C16/06 , H03K19/00 , H03K19/0948 , H03K23/54
摘要： PROBLEM TO BE SOLVED: To provide a control signal generating circuit suitable for controlling a semiconductor device.SOLUTION: A Johnson counter 31 includes flip-flops FF1-FF4 and gate circuits 41-44. It changes control signals C1-C4 to an "H" level in response to start signals ST1-ST4 that are sequentially inputted, and then, the control signals C1-C4 are changed to an "L" level in response to stop signals SP1-SP4 that are sequentially inputted. Thus, without using many flip-flops, the control signals C1-C4 are sequentially changed to the "H" level and the "L" level with a desired time interval.
摘要翻译：解决的问题：提供适合于控制半导体器件的控制信号发生电路。解决方案：约翰逊计数器31包括触发器FF1-FF4和门电路41-44。它响应于顺序输入的开始信号ST1-ST4将控制信号C1-C4改变到“H”电平，然后控制信号C1-C4响应于停止信号SP1- SP4顺序输入。因此，在不使用多个触发器的情况下，控制信号C1-C4以期望的时间间隔顺序地变更为“H”电平和“L”电平。版权所有（C）2013，JPO＆INPIT

3. 发明专利

JP4851956B2 Semiconductor integrated circuit 有权
公开(公告)号：JP4851956B2
公开(公告)日：2012-01-11
申请号：JP2007035347
申请日：2007-02-15
申请人：富士通株式会社
发明人：篤村松
IPC分类号： H03K23/54 , G01R31/28 , G06F1/04 , H01L21/822 , H01L27/04 , H03K5/15

4. 发明专利

JP2010187356A Frequency divider circuit 审中-公开
标题翻译：频率分路电路
公开(公告)号：JP2010187356A
公开(公告)日：2010-08-26
申请号：JP2009166390
申请日：2009-07-15
申请人： Sanyo Electric Co Ltd , Sanyo Semiconductor Co Ltd , 三洋半導体株式会社 , 三洋電機株式会社
发明人： TERADA SATOSHI , KOFUCHI MASAHIRO , MAKABE TADAHIRO
IPC分类号： H03K23/54 , H03K23/00 , H03K23/40
CPC分类号： H03K23/40 , H03K21/12 , H03K23/50 , H03K23/667 , H03K23/68
摘要： PROBLEM TO BE SOLVED: To provide a frequency divider circuit capable of suppressing generation of a signal of an unwanted frequency.
SOLUTION: The frequency divider circuit includes: a shift register capable of storing at least n-bit data configured to shift an input signal sequentially in synchronization with a clock signal; a pulse generating circuit configured to change the input signal into a pulse form in response to a change in logic level of an output signal from a stage of the shift register among n-bit output signals from the shift register, the stage corresponding to a bit resulting from shifting of the input signal by n bits; and a frequency dividing signal generating circuit configured to generate a frequency dividing signal whose logic level is inverted in response to a change in logic level of an output signal from any one stage of the shift register or logic level of the input signal, in order to divide the clock signal in frequency by a dividing ratio corresponding to the n bits.
COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供一种能够抑制不想要的频率的信号的产生的分频器电路。解决方案：分频器电路包括：移位寄存器，其能够至少存储配置成与时钟信号同步地顺序移位输入信号的n位数据; 脉冲发生电路，被配置为响应于来自移位寄存器的n位输出信号中的来自移位寄存器的级的输出信号的逻辑电平的变化而将输入信号改变为脉冲形式，对应于位由输入信号移位n位导致的; 以及分频信号生成电路，其被配置为生成分频信号，该分频信号的逻辑电平响应于来自移位寄存器的任何一个级的输出信号或输入信号的逻辑电平的逻辑电平的变化而被反转，以便将时钟信号的频率除以与n位对应的分频比。版权所有（C）2010，JPO＆INPIT

5. 发明专利

JP4497708B2 Semiconductor device 有权
公开(公告)号：JP4497708B2
公开(公告)日：2010-07-07
申请号：JP2000374000
申请日：2000-12-08
申请人：三菱電機株式会社
发明人：昌彦石脇
IPC分类号： G06F1/24 , H03K23/54 , G11C11/407 , G11C11/408 , H03K5/19 , H03K21/40 , H03L7/099 , H03L7/183 , H03L7/199
CPC分类号： H03K21/40 , H03L7/0997 , H03L7/183 , H03L7/199

6. 发明专利

JP4442425B2 Clocked inverter circuit, a shift register, a scanning line driving circuit, a data line driving circuit, an electro-optical device and electronic equipment 有权
公开(公告)号：JP4442425B2
公开(公告)日：2010-03-31
申请号：JP2005000424
申请日：2005-01-05
申请人：セイコーエプソン株式会社
发明人：茂憲片山
IPC分类号： H03K5/135 , G02F1/133 , G09G3/20 , G09G3/36 , G11C19/00 , H03K19/096 , H03K23/54

7. 发明专利

JP2008251061A Shift register 有权
标题翻译：移位寄存器
公开(公告)号：JP2008251061A
公开(公告)日：2008-10-16
申请号：JP2007087960
申请日：2007-03-29
申请人： Fuji Electric Device Technology Co Ltd , 富士電機デバイステクノロジー株式会社
发明人： YAMADA KOHEI
IPC分类号： G11C19/28 , G11C19/00 , H03K3/037 , H03K23/54
摘要： PROBLEM TO BE SOLVED: To provide a shift register in which shift register operation can be achieved in a small chip area and which can be operated only by rise (or fall) edge of a clock input. SOLUTION: When a control signal CK(36) is low and a control signal CKb(37) is high, an input signal D(11) is applied to the inverter 14 of a latch cell 13 through a switch 12, the output signal of the inverter 14 is reversed by an inverter 16 as the output of the latch cell 13 and becomes a shift output Q0(17). The switch 18 is operated at the point of time of fall of the control signal CKb(37), that is, at the point of time of rise of a clock input CK_in(34), and the output of the latch cell 13 is passed, in addition to an inverter 20 of a latch cell 19, the output of the inverter 20 becomes a shift output Q1(22) as the output of the latch cell 19. In the same way, the input signal D(11) is transmitted successively to shift output Q2(28), Q3(33). COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：要解决的问题：提供一种移位寄存器，其中可以在小芯片区域中实现移位寄存器操作，并且可以仅通过时钟输入的上升沿（或下降沿）操作。解决方案：当控制信号CK（36）为低电平且控制信号CKb（37）为高电平时，输入信号D（11）通过开关12施加到锁存单元13的反相器14，逆变器14的输出信号由作为锁存单元13的输出的反相器16反转而成为移位输出Q0（17）。开关18在控制信号CKb（37）的下降点，即在时钟输入CK_in（34）的上升点的时间点运行，并且锁存单元13的输出通过除了锁存单元19的反相器20之外，反相器20的输出变为作为锁存单元19的输出的移位输出Q1（22）。同样地，传输输入信号D（11）连续地输出Q2（28），Q3（33）。版权所有（C）2009，JPO＆INPIT

8. 发明专利

JP2008091943A Semiconductor device, manufacturing method therefor, and electric instrument 有权
标题翻译：半导体器件及其制造方法和电子仪器
公开(公告)号：JP2008091943A
公开(公告)日：2008-04-17
申请号：JP2007303777
申请日：2007-11-22
申请人： Nec Corp , 日本電気株式会社
发明人： TANABE HIROSHI , TAIDA SHIYUNJI
IPC分类号： H01L29/786 , G09G3/20 , G09G3/36 , H03K23/54
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor device stable in operation of a transistor for a long term use, to provide a liquid crystal display panel, to provide an electronic instrument equipped therewith, and to provide the manufacturing method of the semiconductor device. SOLUTION: The transistor T5 is used in such a manner that the absolute value of its threshold voltage varies in its increasing direction, and the transistor T6 is used as varying in its decreasing direction. Phosphorus is injected in the channel regions 5 and 6 of the transistors T5 and T6 with concentration of 1×10 12 cm -2 and 3×10 12 cm -2 respectively. Consequently, the absolute value of the threshold voltage is made smaller in the transistor T5 at the beginning of its manufacture than that in the transistor T6. COPYRIGHT: (C)2008,JPO&INPIT
摘要翻译：要解决的问题：为了提供一种在长期使用的晶体管的操作中稳定的半导体器件，提供一种液晶显示面板，以提供其配备的电子仪器，并提供半导体的制造方法设备。解决方案：晶体管T5以其阈值电压的绝对值在其增加的方向上变化的方式使用，并且晶体管T6在其减小的方向上被使用变化。将磷注入晶体管T5和T6的沟道区域5和6中，浓度为1×10 12 -22 / SP> 3×10 SP>厘米 -2 。因此，晶体管T5的制造开始时的阈值电压的绝对值比晶体管T6小。版权所有（C）2008，JPO＆INPIT

9. 发明专利

JP2007509561A Frequency divider 有权
公开(公告)号：JP2007509561A
公开(公告)日：2007-04-12
申请号：JP2006536233
申请日：2004-10-13
申请人：コーニンクレッカフィリップスエレクトロニクスエヌヴィ
发明人：ミハイエイティサンドゥレアヌ , エドゥアードエフスティクフォート
IPC分类号： H03K23/44 , H03K23/00 , H03K23/54
CPC分类号： H03K23/44 , H03K23/542
摘要：この周波数分周器は、クロック信号を受ける第１クロック入力部

を持つ第１フリップフロップ（Ｍ１、Ｍ２、Ｍ３、Ｍ４）を有する。前記フリップフロップは更に、第１セット入力部（Ｑ４）及び第１非反転出力部（Ｑ１）を有する。前記周波数分周器は更に、第１クロック入力部

に入力される前記クロック信号とほぼ逆位相の第２クロック信号を受ける第２クロック入力部（Ｃｌ）、第１非反転出力部（Ｑ１）に結合される第２セット入力部、第２非反転出力部（Ｑ２）及び第２反転出力部

を持つ第２フリップフロップ（Ｍ１'、Ｍ２'、Ｍ３'、Ｍ４'）を有し、第２反転出力部

は第１セット入力部（Ｑ４）に結合されている。

10. 发明专利

JP3866070B2 有权
公开(公告)号：JP3866070B2
公开(公告)日：2007-01-10
申请号：JP2001296176
申请日：2001-09-27
IPC分类号： G02F1/1368 , G09G3/36 , G02F1/133 , G09G3/20 , G09G5/39 , G11C19/00 , H01L27/12 , H01L29/423 , H03K5/15 , H03K23/54

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式