专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2016505184A ＲＡＭリフレッシュレート审中-公开
标题翻译： RAM刷新率
公开(公告)号：JP2016505184A
公开(公告)日：2016-02-18
申请号：JP2015555980
申请日：2013-01-31
申请人：ヒューレット−パッカードデベロップメントカンパニーエル.ピー.Hewlett‐Packard Development Company, L.P. , ヒューレット−パッカードデベロップメントカンパニーエル.ピー.Hewlett‐Packard Development Company, L.P.
发明人：ウォーンズ，リディア , ウォルトン，アンドリュー・シー
IPC分类号： G06F12/16 , G06F12/00
CPC分类号： G06F11/106 , G11C11/406 , G11C11/40611 , G11C11/40615 , G11C29/023 , G11C29/028 , G11C29/20 , G11C29/42 , G11C29/50004 , G11C2029/0409 , G11C2029/5004 , G11C2211/4061 , G11C2211/4062
摘要：誤りの数が誤りしきい値より大きく、かつリフレッシュレートが最大レートに達していない場合には、ランダムアクセスメモリ(RAM)のリフレッシュレートを上げる。誤りの数が誤りしきい値以下である場合には、RAMのリフレッシュレートが通常レートに設定される。【選択図】図3
摘要翻译：如果错误的数量比误差阈值，和刷新速率未达到最大速度提高了随机存取存储器（RAM）的刷新率。如果错误的数量小于误差阈值，RAM刷新率设置为正常速度。点域

3. 发明专利

JP2010108550A Semiconductor storage device 审中-公开
标题翻译：半导体存储设备
公开(公告)号：JP2010108550A
公开(公告)日：2010-05-13
申请号：JP2008279746
申请日：2008-10-30
申请人： Elpida Memory Inc , エルピーダメモリ株式会社
发明人： SUZUKI ATSUSHI , MATSUMOTO YASUHIRO , MONMA ATSUKO
IPC分类号： G11C29/12
CPC分类号： G11C29/20 , G11C7/1066 , G11C2029/2602 , G11C2029/3602
摘要： PROBLEM TO BE SOLVED: To reduce testing time of a semiconductor storage device by reducing the number of times for inputting command signal and address signal to activate a timing signal to be input to a test circuit. SOLUTION: The test circuit 1 arranged in the semiconductor storage device 100 receives the timing signal generated by decoding the access command to the storage area and a plurality of address signals for selecting data corresponding to the storage area, generates a one shot pulse signal for indicating the timing of column selection based on the timing signal and delayed timing signal according to transition of the timing signal, and outputs a plurality of address signals as column address signals together with the one shot pulse signal when the timing signal rises up. Moreover, the test circuit 1 outputs the generated one shot pulse signal and a plurality of the address signals in which at least one address signal out of a plurality of the address signals is reversed as the column address signals when the timing signal falls. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：通过减少输入命令信号和地址信号的次数来激活要输入到测试电路的定时信号来减少半导体存储装置的测试时间。解决方案：布置在半导体存储装置100中的测试电路1接收通过将对存储区域的访问命令解码而产生的定时信号和用于选择对应于该存储区域的数据的多个地址信号，生成单次脉冲信号，根据定时信号的转换，基于定时信号和延迟定时信号来指示列选择的定时，并且当定时信号上升时，输出多个地址信号作为列地址信号以及单触发脉冲信号。此外，测试电路1输出所产生的单触发脉冲信号和多个地址信号，其中多个地址信号中的至少一个地址信号被反转为定时信号下降时的列地址信号。版权所有（C）2010，JPO＆INPIT

4. 发明专利

JP3643698B2 The address generator and method for dynamic memory test circuit 失效
公开(公告)号：JP3643698B2
公开(公告)日：2005-04-27
申请号：JP10820698
申请日：1998-04-17
申请人：三星電子株式会社
发明人：憲哲金
IPC分类号： G01R31/28 , G06F11/263 , G11C29/12 , G11C29/20 , G11C29/00
CPC分类号： G11C29/20

5. 发明专利

JPS6142934A Semiconductor integrated circuit with test circuit 失效
标题翻译：具有测试电路的半导体集成电路
公开(公告)号：JPS6142934A
公开(公告)日：1986-03-01
申请号：JP16544984
申请日：1984-08-07
申请人： Fujitsu Ltd
发明人： OBA OSAMU , YOSHIDA MAKOTO
IPC分类号： H01L21/66 , G01L27/00 , G01R31/28 , G01R31/3185 , G11C29/20 , H01L21/82 , H01L21/822 , H01L27/04 , H01L27/118
CPC分类号： G11C29/20 , G01R31/318516
摘要： PURPOSE: To observe a working condition of a clip internal gate by laying a switch element in each crossing portion of a row selecting line and a column readout line for a test and laying a ring counter switching ON through selecting them in order.
CONSTITUTION: When a row selecting clock 9 is inputted into a ring counter 6, a "1" output position of the ring counter 6 is shifted whenever the clock is inputted and only one of row selecting lines 3 is selected in order at the same time. When one of the row selecting lines 3 is selected, all of switch elements 5 connected with it are ON and provided onto all of column selecting lines 4 the moment the output of a gate cell 2 in the direction of the row is made. A data selector 8 connects one column selecting line 4 of these lines with a monitor output end 11. As which column selecting line 4 should be connected with the monitor output end depends upon the output of a ring counter 7, the data from all of the gate cells 2 arranged along a row selecting line 3 can be readout when the output state of the row selecting ring counter 7 is looped after fixing the output state of the row selecting ring counter 6.
COPYRIGHT: (C)1986,JPO&Japio
摘要翻译：目的：通过在行选择线的每个交叉部分设置开关元件和用于测试的列读出线来观察夹子内部门的工作状态，并且通过依次选择环形计数器来打开环形计数器。构成：当行选择时钟9被输入到环形计数器6中时，每当输入时钟时，环形计数器6的“1”输出位置被移动，并且只有一行行选择线3在同时。当选择行选择线3中的一个时，与其连接的所有开关元件5都接通，并且在栅极单元2的行方向的输出被制成的那一刻被提供到所有列选择线4上。数据选择器8将这些线路的一列选择线4与监视器输出端11连接。作为哪个列选择线4应与监视器输出端连接，取决于环形计数器7的输出，来自所有在固定行选择环计数器6的输出状态之后，当行选择环计数器7的输出状态环路时，可以读出沿行选择线3排列的门单元2。

6. 发明专利

JPS59166879A Integrated circuit device 失效
标题翻译：集成电路设备
公开(公告)号：JPS59166879A
公开(公告)日：1984-09-20
申请号：JP4168183
申请日：1983-03-14
申请人： Nec Corp
发明人： TAKASAKI SHIGERU
IPC分类号： G06F12/16 , G01R31/28 , G06F11/22 , G11C29/20
CPC分类号： G11C29/20
摘要： PURPOSE:To provide self-testing function for deciding a quality of an integrated circuit device by providing a pseudo random pattern generating circuit on the integrated circuit device, generating a testing data and an address signal, wiring them temporarily in a storage circuit, and comparing them with its output. CONSTITUTION:A storing circuit 200 is set to a write mode by inputting a ''1'' level signal to a mode switching terminal T and an an R/W terminal. When a write pulse is inputted to a WE terminal, a pseudo random pattern generating circuit 500 starts to operate. An address signal generating circuit 300 generates a testing address signal. In the same way, a testing data signal is generated by a data signal generating circuit 400. In this way, the testing data signal is written in a designated address of the storing circuit 200, and also outputted through an output signal line group 708. When the write pulse becomes a ''0'' level state, a comparing circuit 600 compares it with the previous testing data signal, and the result is outputted to an output terminal 801. In this way, provision of an expensive testing machine is made unnecessary.
摘要翻译：目的：通过在集成电路设备上提供伪随机模式产生电路来提供决定集成电路设备质量的自检功能，生成测试数据和地址信号，临时将其连接到存储电路中，并比较他们的产出。构成：通过向模式切换端子T和R / W端子输入“1”电平信号，将存储电路200设定为写入模式。当写入脉冲被输入到WE终端时，伪随机模式产生电路500开始工作。地址信号发生电路300产生测试地址信号。以同样的方式，由数据信号发生电路400生成测试数据信号。这样，测试数据信号被写入存储电路200的指定地址，并通过输出信号线组708输出。当写入脉冲变为“0”电平状态时，比较电路600将其与先前的测试数据信号进行比较，并将结果输出到输出端子801.这样，提供昂贵的测试机器不必要。

8. 发明专利

JP2017502386A 集積回路の欠陥検出および修復有权
标题翻译：缺陷检测和集成电路的修理
公开(公告)号：JP2017502386A
公开(公告)日：2017-01-19
申请号：JP2016533650
申请日：2014-12-22
申请人：インテル・コーポレーション
发明人：クエルバッハ、ブルース , ズィー．シェーンボーン、セオドア , ズィー．シェーンボーン、セオドア , ジェイ．ジマーマン、デイヴィッド , ジェイ．ジマーマン、デイヴィッド , ジー．エリス、デイヴィッド , ジー．エリス、デイヴィッド , ダブリュ．ハンプトン、クリストファー , ダブリュ．ハンプトン、クリストファー , ワン、イファール , ジャン、ユイアン , マレラ、ラマクリシュナ , ケイ．ルイ、ウィリアム , ケイ．ルイ、ウィリアム
IPC分类号： G06F12/16 , G06F11/16 , G11C29/00 , G11C29/10 , G11C29/12
CPC分类号： G11C29/38 , G06F11/263 , G06F11/27 , G11C11/406 , G11C29/10 , G11C29/1201 , G11C29/16 , G11C29/18 , G11C29/20 , G11C29/36 , G11C29/4401 , G11C29/72 , G11C29/78 , G11C29/783 , G11C2029/1202 , G11C2029/1204 , G11C2029/1206 , G11C2029/1208 , G11C2029/3602 , G11C2029/4402
摘要：本明細書によれば、デバイスは、デバイス内に内蔵されたセルフテストロジック回路と、デバイス内にやはり内蔵された自己修復ロジック回路とを含む内部欠陥検出および修復回路を備える。一実施形態において、内蔵型セルフテストロジック回路は、メモリ内の複数の欠陥メモリセルを自動的に識別するように構成され得る。1または複数の欠陥メモリセルを識別すると、内蔵型自己修復ロジック回路は、メモリ内で欠陥セルをスペアセルと交換することにより、欠陥メモリセルを自動的に修復するように構成され得る。一実施形態において、複数のデータパターンが、メモリアドレスおよび周期的アドレスオフセットの関数として生成される。他の複数の態様が、本明細書において説明される。
摘要翻译：根据本说明书，该装置包括，包括在装置中组装自测逻辑电路，和一个自修复逻辑电路在该装置还并入内部缺陷检测和恢复电路。在一个实施例中，自包含自测逻辑电路中，多个在存储器缺陷的存储器单元可以被配置成自动识别。在识别一个或一个以上有缺陷存储器单元，内置自修复逻辑电路通过在存储器交换备用缺陷单元，它可以被配置为自动地修复有缺陷的存储器单元。在一个实施例中，多个数据模式作为偏移的存储器地址的函数，并且周期性地址生成。本文描述了其他方面。

9. 发明专利

JP4381750B2 Semiconductor integrated circuit 有权
公开(公告)号：JP4381750B2
公开(公告)日：2009-12-09
申请号：JP2003304277
申请日：2003-08-28
申请人：株式会社ルネサステクノロジ
发明人：枢山崎 , 美夫高嶺
IPC分类号： G01R31/28 , G11C29/12 , G11C11/401 , G11C11/407 , G11C29/00 , G11C29/10 , G11C29/20
CPC分类号： G11C29/20 , G11C2029/3602

10. 发明专利

JP3734853B2 Semiconductor memory device 失效
公开(公告)号：JP3734853B2
公开(公告)日：2006-01-11
申请号：JP16039495
申请日：1995-06-27
申请人：株式会社ルネサステクノロジ
发明人：司大石
IPC分类号： G11C11/413 , G11C29/06 , G11C7/00 , G11C11/401 , G11C11/404 , G11C11/407 , G11C29/00 , G11C29/34 , H01L21/8242 , H01L27/108
CPC分类号： G11C29/006 , G11C11/34 , G11C11/401 , G11C11/4087 , G11C29/12015 , G11C29/14 , G11C29/18 , G11C29/20 , G11C29/34 , G11C29/48 , G11C2029/1202 , G11C2029/1204 , G11C2029/1802 , G11C2029/2602

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式