专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2007172599A Method and system for tracing program execution 审中-公开
标题翻译：跟踪程序执行的方法和系统
公开(公告)号：JP2007172599A
公开(公告)日：2007-07-05
申请号：JP2006326416
申请日：2006-12-04
申请人： Agilent Technol Inc , アジレント・テクノロジーズ・インクAgilent Technologies, Inc.
发明人： STEWART JAMES B III , WOODWARD JOEL D , HERNANDES ADRIAN
IPC分类号： G06F11/22 , G06F11/28
CPC分类号： G06F11/25
摘要： PROBLEM TO BE SOLVED: To provide an efficient method etc. for setting up a test instrument of an integrated circuit. SOLUTION: In the method for setting up the test instrument to perform measurements on a microprocessor has: a first step of determining a number of address signals required to fully represent a memory space occupied by a plurality of instructions; a second step of determining a number of address signals required to fully represent a memory space occupied by data; a third step of selecting an address signal to fully represent the memory space occupied by one or both of the instructions and the data; and a fourth step of entering an address space occupied by the instructions and the data into the test instrument. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供用于设置集成电路的测试仪器的有效方法等。解决方案：在用于设置测试仪器以对微处理器执行测量的方法中，有：确定完全表示多个指令所占用的存储器空间所需的地址信号的数量的第一步骤; 确定完全表示数据占用的存储器空间所需的地址信号的数量的第二步骤; 选择地址信号以完全表示由指令和数据中的一个或两个占用的存储器空间的第三步骤; 以及将指令占据的地址空间和数据输入到测试仪器中的第四步骤。版权所有（C）2007，JPO＆INPIT

2. 发明专利

JP2004054825A Semiconductor integrated circuit device and its debugger device 审中-公开
公开(公告)号：JP2004054825A
公开(公告)日：2004-02-19
申请号：JP2002214963
申请日：2002-07-24
申请人： Matsushita Electric Ind Co Ltd , 松下電器産業株式会社
发明人： NISHIHATA MOTOHIDE , MIKAMI TSUTOMU , UBUKATA ATSUSHI , MIYAWAKI KOICHIRO , YAMASHITA TAKIO
IPC分类号： G06F11/28 , G06F11/22 , G06F11/25 , G06F15/78
CPC分类号： G06F11/25
摘要： PROBLEM TO BE SOLVED: To effectively use a plurality of debugging functions and construct a debugging environment corresponding to a development process of a program even in a built-in debugging circuit built in a predetermined microcomputer chip. SOLUTION: The semiconductor integrated circuit device is provided with a first semiconductor chip 100 having a debugging basic circuit part 160 verifying operations of a CPU 110 and a program executed by the CPU 110, and a second semiconductor chip 200 held on a principal plane of the first semiconductor chip 100 and having a debugging extended circuit part 210 electrically connected to the CPU 110 and the debugging basic circuit part 160. The debugging basic circuit part 160 has a debugging command analyzing part 172 analyzing a command inputted from the outside. The debugging extended circuit part 210 formed on the second semiconductor chip 200 has a debugging function circuit part 220 including at least one debugging circuit. COPYRIGHT: (C)2004,JPO

3. 发明专利

JPS6165341A Hardware matching apparatus 失效
标题翻译：五金配套设备
公开(公告)号：JPS6165341A
公开(公告)日：1986-04-03
申请号：JP19329185
申请日：1985-09-03
申请人： G T Ii Komiyunikeishiyon Syst
发明人： EDOUIN PII KURATSUBE JIYUNIA
IPC分类号： G06F11/28 , G06F11/25 , G06F11/34 , G06F11/36
CPC分类号： G06F11/364 , G06F11/25 , G06F11/348 , G06F11/349 , G06F11/3648

4. 发明专利

JP2017224060A アプリロジックおよびその検証方法および構成方法审中-公开
公开(公告)号：JP2017224060A
公开(公告)日：2017-12-21
申请号：JP2016117505
申请日：2016-06-14
申请人：株式会社日立製作所
发明人：本谷徹 , 白石雅裕 , 西川悟史 , 山本圭輔 , 鳥羽忠信 , 上薗巧 , 原田英雄 , 菅野雄介
IPC分类号： G21C17/00 , G21D3/04 , G05B19/05 , G06F17/50
CPC分类号： G06F11/3652 , G06F11/25 , G06F11/3636 , G06F17/504 , G21C17/00 , G21D3/001 , G06F9/3017 , Y02E30/40
摘要：【課題】 SIL4相当の高安全なアプリロジックを提供する。【解決手段】所定の演算を行う1または複数のマクロロジックと、マクロロジックに演算を行わせるために、マクロロジックに演算の開始を指示するマクロ演算制御部と、データを記憶する演算データ記憶領域と、を備えるアプリロジックの検証方法である。このアプリロジックは、マクロロジック、マクロ演算制御部、演算データ記憶領域の各々について、形式検証言語のプロパティ記述による静的検証を行い、マクロロジックの少なくとも一つについて、さらに、シミュレーションによる動的検証を行う。【選択図】図1

5. 发明专利

JPWO2016084165A1 半導体装置审中-公开
公开(公告)号：JPWO2016084165A1
公开(公告)日：2017-06-01
申请号：JP2016561142
申请日：2014-11-26
申请人：ルネサスエレクトロニクス株式会社
发明人：洋一前田 , 洋一前田 , 信阿部 , 信阿部 , 良孝多木 , 良孝多木
IPC分类号： G01R31/28 , H01L21/822 , H01L27/04
CPC分类号： G01R31/318335 , G01R31/31721 , G01R31/31813 , G01R31/3187 , G06F11/25
摘要：半導体装置は、第1回路と、第1回路に接続され、第1回路に、それぞれテストパタンを供給する複数のパタン発生器と、複数のパタン発生器を、それぞれ制御するパタン発生器制御回路と、複数のパタン発生器からのテストパタンの供給に応じて、第1回路から出力される結果を圧縮処理するパタン圧縮器と、パタン圧縮器を制御するパタン圧縮器制御回路と、パタン発生器制御回路とパタン圧縮器制御回路とに接続され、複数のパタン発生器間において、テストパタンの停止タイミングが異なるように、パタン発生器制御回路を制御する自己診断制御回路を備える。

6. 发明专利

JP4225583B2 Distribution logic analyzer for use in a hardware logic emulation system 失效
公开(公告)号：JP4225583B2
公开(公告)日：2009-02-18
申请号：JP50076099
申请日：1998-05-18
申请人：クイックターン・デザイン・システムズ・インコーポレイテッド
发明人：サンプル，ステファン・ピー
IPC分类号： G01R31/28 , G06F11/22 , G01R31/3177 , G01R31/3185 , G06F11/25 , G06F17/50
CPC分类号： G06F11/25 , G01R31/3177 , G01R31/3185

7. 发明专利

JP2006515671A Method of data analysis of the program of possible logic analyzer 审中-公开
公开(公告)号：JP2006515671A
公开(公告)日：2006-06-01
申请号：JP2004563127
申请日：2002-12-31
申请人：ゼロプラステクノロジーコーポレッドリミテッド
发明人：チェン，チュー−ハオ , チェン，ミン−グォー , ツー，チュン−フェン
IPC分类号： G01R13/28 , G01R31/3177 , G06F11/25
CPC分类号： G01R31/3177 , G06F11/25
摘要：【課題】プログラム化可能なロジックアナライザーのデータ分析の方法を提供する。
【解決手段】主にアナライザーのコントロール回路は被分析物より波形データを取り出し、メモリ内に保存し、該メモリがいっぱいになると、伝送インターフェースによりコンピュータに伝送され、該コンピュータは該波形データをバッファー内に書き込み、さらに該バッファー内のデータはモニタに伝送され表示される。さらにデジタル回路の被分析信号補助分析ステップを行い、こうして使用者はコンピュータ中において該モニタ上に表示されるデータを参考に、エラーデータ分析、比較データ分析、サーチデータ分析などを行い、また分析後のデータはファイル形式で保存され、或いはプリンターを利用しレポートとして使用者に供されるデータ分析を行うことができる。

8. 发明专利

JP3618279B2 Multi-channel electronic uptake measurement equipment 有权
公开(公告)号：JP3618279B2
公开(公告)日：2005-02-09
申请号：JP2000185078
申请日：2000-06-20
申请人：テクトロニクス・インコーポレイテッドTektronix,Inc.
发明人：フォレスト・エル・ロス
IPC分类号： G01D9/00 , G01R13/02 , G01R31/3177 , G01R31/319 , G06F11/25 , G06F11/32
CPC分类号： G01R31/3177 , G01R13/02 , G01R31/31912 , G06F11/25 , G06F11/322

9. 发明专利

JPS58213257A Logic analyzer 失效
标题翻译：逻辑分析仪
公开(公告)号：JPS58213257A
公开(公告)日：1983-12-12
申请号：JP8789783
申请日：1983-05-19
申请人： Sony Tektronix Corp
发明人： YOKOGAWA HIDEMI , MANOME TERUO , MIKI YASUHIKO , TOMIOKA MACHIKO , FUKUZAWA MIYUKI
IPC分类号： G01R13/28 , G01R31/28 , G01R31/3183 , G06F11/25
CPC分类号： G06F11/25
摘要： PURPOSE:To generate efficiently a pattern data corresponding to an inputted logic signal, by storing an input logic signal in a storage means, and outputting the stored contents of the storage means through a buffer means. CONSTITUTION:A logic signal from probes 10A-10D is supplied to a comparator 12. The comparator converts a level of an input logic signal to a logic level being suitable for each block, and supplies it to a data storing circuit 14 constituted of a high speed RAM, etc. and a trigger circuit 16. The circuits 14, 16 are connected to a bus 20. An RAM28 operates as a temporary storing circuit of a CPU24, also is a storing circuit containing an RAM area, too, and is connected to the bus 20. A clock pulse generator 36 supplies a clock pulse of frequency corresponding to an instruction signal from the bus 20 to the circuits 14, 16. In this way, a pattern data corresponding to an inputted logic signal is outputted efficiently from a buffer means 62 connected to the bus 20.
摘要翻译：目的：通过将输入逻辑信号存储在存储装置中，有效地生成对应于输入的逻辑信号的图形数据，并通过缓冲装置输出存储装置的存储内容。构成：来自探针10A-10D的逻辑信号被提供给比较器12.比较器将输入逻辑信号的电平转换为适合每个块的逻辑电平，并将其提供给由高电平构成的数据存储电路14 高速RAM等和触发电路16.电路14,16连接到总线20.RAM28作为CPU24的临时存储电路工作，也是包含RAM区域的存储电路，并且被连接时钟脉冲发生器36将对应于来自总线20的指令信号的频率的时钟脉冲提供给电路14,16。以这种方式，对应于输入的逻辑信号的模式数据从连接到总线20的缓冲装置62。

10. 发明专利

JP4225851B2 Trace element generation system for data processing equipment 有权
公开(公告)号：JP4225851B2
公开(公告)日：2009-02-18
申请号：JP2003195368
申请日：2003-06-06
申请人：エイアールエムリミテッド
发明人：ブルックフィールドスウェインアンドリュー , ジェイムズウィリアムソンデイヴィッド
IPC分类号： G06F11/28 , G06F9/44 , G06F11/25 , G06F11/34 , G06F11/36 , H04L1/22
CPC分类号： G06F11/348 , G06F11/25 , G06F11/28 , G06F11/3476 , G06F11/3636

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式