会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 2. 发明专利
    • 半導体集積回路装置および制御装置
    • 的半导体集成电路装置和控制装置
    • JP2016218533A
    • 2016-12-22
    • JP2015099578
    • 2015-05-15
    • 株式会社日立製作所
    • 島村 光太郎菅野 雄介金川 信康
    • G01R31/28G06F11/22
    • 【課題】半導体集積回路装置の中に故障検出率の目標値が異なる回路があった場合に、回路毎に目標値に合わせた最適なテストを実行し、トータルのテスト時間を短縮する。 【解決手段】半導体集積回路装置は、複数のフリップフロップを複数のスキャンチェインで連結し、パターン生成回路の出力をスキャンチェインを用いてフリップフロップに入力した後に論理回路を動作させ、その論理回路の動作によって変化したフリップフロップの値をスキャンチェインを用いて取り出し比較回路で期待値と比較することで故障を検出する。そのスキャンチェインは複数のスキャンチェイン群で構成され、第一のスキャンチェイン群にパターン生成回路の出力を入力後、第二のスキャンチェイン群の期待値比較を複数回行う。 【選択図】 図9B
    • A当故障覆盖在半导体集成电路装置的目标值具有不同的电路,进行最佳的测试为各电路相匹配目标值,为了缩短总的测试时间。 一种半导体集成电路装置中,通过在多个扫描链连接多个触发器,输入到触发器与扫描链输出图案之后操作所述逻辑电路产生电路,所述逻辑电路 检测由在比较电路比较所述预期值的故障可被取出,通过使用扫描链的触发器值通过操作改变。 扫描链由多个扫描链组构成,图案生成电路的第一扫描链组的输出后进行多次第二扫描链组的预期值进行比较。 点域9B
    • 4. 发明专利
    • プログラマブル回路装置、コンフィギュレーション情報修復方法
    • 可编程电路设备,配置信息修复方法
    • JP2015154417A
    • 2015-08-24
    • JP2014028797
    • 2014-02-18
    • 株式会社日立製作所
    • 佐圓 真阪田 健大川 雅司菅野 雄介
    • H03K19/173
    • H03K19/0075G06F11/183G06F11/185H03K19/17764
    • 【課題】 プログラマブル回路を含む装置において、プログラマブル回路の故障の修復時間を短縮し、装置の稼働割合を向上させること。 【解決手段】 プログラマブル回路FPGAを含む装置において、プログラマブル回路FPGAはコンフィギュレーション情報が記憶された不揮発メモリNVMとこの不揮発メモリVMより読出し速度が速い別のメモリに接続され、このプログラマブル回路FPGAはコンフィギュレーションメモリ制御回路CRMCと、このコンフィギュレーションメモリ制御回路CRMCにより、不揮発メモリNVMから、揮発性メモリVMと内蔵メモリBR等の別のメモリへの読出しを行うための信号線群を有し、高速な故障の修復が必要な一部の回路コンフィギュレーション情報をこの別のメモリに複写する。 【選択図】 図1
    • 要解决的问题:在包括可编程电路的设备中,减少故障可编程电路的修复时间,以提高器件的工作速率。解决方案:在包括可编程电路FPGA的器件中,可编程电路FPGA 连接到其中存储有配置信息的非易失性存储器NVM,以及具有比非易失性存储器NVM更快的读取速度的不同存储器。 可编程电路FPGA包括:配置存储器控制电路CRMC; 以及使用配置存储器控制电路CRMC从用于从非易失性存储器NVM读取到诸如易失性存储器VM和内置存储器BR的另一存储器的信号线组。 从故障中高速修复所需的电路配置信息的一部分被复制到另一个存储器。