专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

61. 发明专利

JP2007097138A Flip-flop circuit 有权
标题翻译： FLIP-FLOP电路
公开(公告)号：JP2007097138A
公开(公告)日：2007-04-12
申请号：JP2006182384
申请日：2006-06-30
申请人： Hynix Semiconductor Inc , 株式会社ハイニックスセミコンダクターHynix Semiconductor Inc.
发明人： KIM KYUNG HOON , KWON TAE HEUI
IPC分类号： H03K3/3562 , H03K3/037
CPC分类号： H03K3/356156 , H03K3/012
摘要： PROBLEM TO BE SOLVED: To provide a technique capable of stabilizing signal transmission in high frequency operation, especially, by improving a signal transmission delay margin of a bypass flip-flop circuit with respect to a flip-flop circuit. SOLUTION: This circuit is provided with an input control unit for applying logic operation to a bypass signal and a clock, and outputting a first output signal and a second output signal having different statuses depending on activation of the bypass signal; a latch unit for latching input data depending on the statuses of the first output signal and the second output signal; a latch control unit for applying logic operation to a bypass signal and the input data and outputting a third output signal and a second output signal having different statuses depending on activation of the bypass signal; and an output control unit being switched depending on the statues of the first output signal and the second output signal, selectively outputting a signal applied from the latch unit and logically combining the output signal and the third output signal to output an output signal. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供一种能够在高频操作中稳定信号传输的技术，特别是通过改善旁路触发器电路相对于触发器电路的信号传输延迟余量。解决方案：该电路设置有用于对旁路信号和时钟进行逻辑运算的输入控制单元，并根据旁路信号的激活输出具有不同状态的第一输出信号和第二输出信号; 锁存单元，用于根据第一输出信号和第二输出信号的状态来锁存输入数据; 闩锁控制单元，用于对旁路信号和输入数据施加逻辑运算，并根据旁路信号的激活输出具有不同状态的第三输出信号和第二输出信号; 输出控制单元根据第一输出信号和第二输出信号的图像进行切换，选择性地输出从锁存单元施加的信号，并逻辑地组合输出信号和第三输出信号以输出输出信号。版权所有（C）2007，JPO＆INPIT

62. 发明专利

JP2007043666A Semiconductor integrated circuit device 有权
标题翻译：半导体集成电路设备
公开(公告)号：JP2007043666A
公开(公告)日：2007-02-15
申请号：JP2006158893
申请日：2006-06-07
申请人： Toshiba Corp , 株式会社東芝
发明人： TEH CHEN KONG , HAMADA MOTOTSUGU
IPC分类号： H03K3/356
CPC分类号： H03K3/012 , H03K3/356139
摘要： PROBLEM TO BE SOLVED: To provide a semiconductor integrated circuit device which operates faster than the prior art. SOLUTION: The semiconductor integrated circuit device has a pulse generator and a latch circuit. The pulse generator has a first charge/discharge path, a second charge/discharge path and a charge unit for pre-charging first nodes. The first charge/discharge path and the second charge/discharge path include: two first switching units, connected to the first nodes, and configured to control, according to an input signal, conduction and non-conduction of the first charge/discharge path and the second charge/discharge path; and a second switching unit, disposed between a second node and a reference voltage node, and configured to be turned on in a period prior to capturing the input signal to allow an electric charge accumulated at the second node to be discharged to the reference voltage node, and at the same time, configured to be turned on in a period of capturing the input signal to allow the first node to discharge. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：提供比现有技术更快操作的半导体集成电路器件。解决方案：半导体集成电路器件具有脉冲发生器和锁存电路。脉冲发生器具有第一充电/放电路径，第二充电/放电路径和用于对第一节点进行预充电的充电单元。第一充电/放电路径和第二充电/放电路径包括：两个第一开关单元，连接到第一节点，并且被配置为根据输入信号来控制第一充电/放电路径的导通和非导通，以及第二充电/放电路径; 以及第二开关单元，设置在第二节点和参考电压节点之间，并且被配置为在捕获输入信号之前的周期中导通，以允许在第二节点处累积的电荷被放电到参考电压节点并且同时被配置为在捕获输入信号的时段中导通以允许第一节点放电。版权所有（C）2007，JPO＆INPIT

63. 发明专利

JP2007501478A Power management in an integrated circuit using the island power 审中-公开
公开(公告)号：JP2007501478A
公开(公告)日：2007-01-25
申请号：JP2006532832
申请日：2004-05-07
申请人：ヴァーチャルシリコンテクノロジーインコーポレイテッド
发明人：シール，ジョン , ヒルマン，ダニエル，エル , ホバーマン，バリー，アラン
IPC分类号： G06F1/32 , G06F9/45 , G06F17/50 , H01L20060101
CPC分类号： H03K3/012 , G06F1/3203 , G06F1/324 , G06F1/3296 , H01L2924/00 , H01L2924/0002 , H02J4/00 , Y02B60/1217 , Y02B60/1285 , Y02B60/32 , Y02D10/126 , Y02D10/172 , Y02D50/20 , Y10T307/406 , Y10T307/414
摘要：システム及び方法は、電力の島を使用して集積回路の電力を管理する。集積回路は、消費電力が電力の島のそれぞれで独立して制御される複数の電力の島を有する。電力マネージャは、電力の島のうち１つの目的の電力レベルを決定する。電力マネージャは、電力の島のうち１つの消費電力レベルを目的の電力レベルに変更する動作を決定する。電力マネージャは、電力の島のうち１つの消費電力レベルを目的の電力レベルに変更する動作を実行する。

64. 发明专利

JP3842571B2 Flip-flop circuit 有权
公开(公告)号：JP3842571B2
公开(公告)日：2006-11-08
申请号：JP2001096677
申请日：2001-03-29
申请人：株式会社東芝
发明人：竜二小川 , 寿喜森本
IPC分类号： H03K3/037 , H03K3/012 , H03K3/356 , H03K3/3562
CPC分类号： H03K3/356156 , H03K3/012 , H03K3/35625

65. 发明专利

JP2006500702A , Low-power, high-performance memory circuit and related methods 有权
公开(公告)号：JP2006500702A
公开(公告)日：2006-01-05
申请号：JP2003581203
申请日：2003-03-27
申请人：ザリージェンツオブザユニバーシティオブカリフォルニア
发明人：カン，サン−モ , ヨー，スン−ムーン
IPC分类号： G11C11/412 , G11C11/41 , H03K3/012 , H03K3/356 , H03K3/3565 , H03K17/00 , H03K17/04 , H03K17/06 , H03K17/687 , H03K19/00 , H03K19/0175
CPC分类号： H03K3/3565 , G11C11/412 , G11C2207/2227 , H03K3/012 , H03K3/356156 , H03K19/0016
摘要：第１ＮＭＯＳトランジスタ、第１ＰＭＯＳトランジスタ、第２ＮＭＯＳトランジスタ、第２ＰＭＯＳトランジスタ、第２ＰＭＯＳの第１ソース／ドレインに接続された第１バイアス電圧ノード、第１ＰＭＯＳトランジスタのゲートに接続された第３バイアス電圧ノード、第１ＰＭＯＳトランジスタのゲートに接続された第４バイアス電圧ノード、第１ＮＭＯＳトランジスタの第２ソース／ドレインを第１ＰＭＯＳトランジスタの第１ソース／ドレインに接続するプルアップノード、第２ＰＭＯＳトランジスタの第２ソース／ドレインを第２ＮＭＯＳトランジスタの第１ソース／ドレインに接続するプルダウンノード、入力ノード、第１ＰＭＯＳトランジスタの第２ソース／ドレインを第２ＮＭＯＳトランジスタの第２ソース／ドレインに接続する記憶ノード、出力ノード、入力データ値を入力ノードから第１ＮＭＯＳトランジスタのゲートと第２ＰＭＯＳトランジスタのゲートに制御可能に伝達するべく接続された入力スイッチ、及び保存されているデータ値を記憶ノードから出力ノードに制御可能に伝達するべく接続された出力スイッチを有する集積回路である。

66. 发明专利

JP2005333595A Voltage level converting circuit 审中-公开
标题翻译：电压电平转换电路
公开(公告)号：JP2005333595A
公开(公告)日：2005-12-02
申请号：JP2004152495
申请日：2004-05-21
申请人： Matsushita Electric Ind Co Ltd , 松下電器産業株式会社
发明人： HIRANO HIROSHIGE
IPC分类号： H03K19/0185 , H03K3/012 , H03K3/356 , H03K17/10 , H03L5/00
CPC分类号： H03K3/012 , H03K3/356113 , H03K3/356165 , H03K17/102
摘要： PROBLEM TO BE SOLVED: To make a voltage level converting circuit, which converts an input signal having a logical voltage level corresponding to a high power supply voltage VDD1 into a signal having a logical voltage level corresponding to a low supply voltage VDD2 and outputs it, operable at the lower low supply voltage VDD2.
SOLUTION: A power source level converting circuit 101 comprises a level converting portion 101a for converting an input signal of a VDD1 system to a signal of a VDD2 system and a NOT circuit 30 for reversing the level converted input signal and outputting it. Outputs of NOT circuits 21a and 21b of the VDD1 system constituting the level converting portion 101a are inputted only into high breakdown voltage transistors Qhn1 and Qhp2 in the level converting portion 101a. A signal having a logical voltage level corresponding to the low supply voltage VDD2 is inputted in low breakdown voltage transistors Qln1 and Qlp2 in the level converting portion 101a. Furthermore, only the level converted input signal from the level converting portion 101a is inputted into the NOT circuit 30 at post-stage of the level converting portion 101a.
COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：为了使具有与高电源电压VDD1相对应的具有逻辑电压电平的输入信号转换成具有对应于低电源电压VDD2的逻辑电压电平的信号的电压电平转换电路和输出，可在较低的低电源电压VDD2工作。电源电平转换电路101包括用于将VDD1系统的输入信号转换为VDD2系统的信号的电平转换部分101a和用于反转电平转换输入信号并输出的NOT电路30。构成电平转换部分101a的VDD1系统的NOT电路21a和21b的输出仅被输入电平转换部分101a中的高击穿电压晶体管Qhn1和Qhp2。具有与低电源电压VDD2相对应的逻辑电压电平的信号被输入到电平转换部101a中的低击穿电压晶体管Qln1和Q1p2。此外，仅在电平转换部分101a的电平转换输入信号在电平转换部分101a的后级阶段输入到NOT电路30。版权所有（C）2006，JPO＆NCIPI

67. 发明专利

JP3701942B2 Level converting circuit 有权
公开(公告)号：JP3701942B2
公开(公告)日：2005-10-05
申请号：JP2003012527
申请日：2003-01-21
申请人：沖電気工業株式会社
发明人：睦御手洗
IPC分类号： H03K19/003 , H03K3/012 , H03K3/356 , H03K17/10 , H03K17/687 , H03K19/0185
CPC分类号： H03K3/356113 , H03K3/012

68. 发明专利

JP2005184757A Voltage shift circuit 有权
标题翻译：电压转换电路
公开(公告)号：JP2005184757A
公开(公告)日：2005-07-07
申请号：JP2004045832
申请日：2004-02-23
申请人： Sunplus Technology Co Ltd , 凌陽科技股▲ふん▼有限公司
发明人： RIN KONSO
IPC分类号： H03K3/012 , H03K3/356 , H03K17/10 , H03K17/687 , H03K19/0185
CPC分类号： H03K3/012 , H03K3/356113 , H03K17/102
摘要： PROBLEM TO BE SOLVED: To provide a voltage shift circuit which is capable of reducing a transition time, accelerating the transition, operating circuits with much lower input voltage, reducing a short-circuit current by accelerating the transition time, and achieving a power saving effect by reducing current consumption.
SOLUTION: The voltage shift circuit has a pair of p-type FET switches, a pair of n-type FET switches, an inverter, and a plurality of trigger circuits. The triggers are connected to the gates of high-voltage devices (n-type FET transistor switches) and the substrate region of the high-voltage devices, so that the trigger circuits can generate a trigger signal continuing for a period of time after receiving a low voltage control signal in order to change voltages on the substrates at circuit transition and further reduce the threshold voltages of the high-voltage devices to increase the transition speed of the circuit.
COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：为了提供能够减少转换时间，加速转换的电压移位电路，具有低得多的输入电压的操作电路，通过加速转换时间来减少短路电流，并且实现通过减少电流消耗节能效果。解决方案：电压移位电路具有一对p型FET开关，一对n型FET开关，反相器和多个触发电路。触发器连接到高压器件（n型FET晶体管开关）的栅极和高电压器件的衬底区域，使得触发电路可以在接收到一个时间段之后产生持续一段时间的触发信号低电压控制信号，以便在电路转换时改变基板上的电压，并进一步降低高压器件的阈值电压以增加电路的转换速度。版权所有（C）2005，JPO＆NCIPI

69. 发明专利

JP2005102086A Semiconductor device and level conversion circuit 审中-公开
标题翻译：半导体器件和电平转换电路
公开(公告)号：JP2005102086A
公开(公告)日：2005-04-14
申请号：JP2003335759
申请日：2003-09-26
申请人： Renesas Technology Corp , 株式会社ルネサステクノロジ
发明人： YAMAZAKI KYOJI , TSUKIKAWA YASUHIKO
IPC分类号： H03K17/16 , H03K3/012 , H03K3/356 , H03K17/22 , H03K19/0185
CPC分类号： H03K3/356113 , H03K3/012 , H03K17/223
摘要： PROBLEM TO BE SOLVED: To suppress through current and to prevent malfunctions of an internal circuit at the internal power supply stoppage, such as a power down mode in an interface part between circuits for receiving power supply voltage of different levels as the operating power supply voltage. SOLUTION: In a level conversion circuit (10), the output signal of a second internal circuit (9) for receiving first power supply voltage (Vdd1) is converted into a signal, at the level of a second power supply voltage (Vddh) at a voltage level different from the first power supply voltage, and the output signal is given to a first internal circuit (9). The level conversion circuit (10) is provided with a mechanism for interrupting a path, through which the through current is made to flow at the first power supply voltage feeding stoppage. COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：为了抑制电流并防止内部电源停止时的内部电路的故障，例如用于接收不同电平的电源电压的电路之间的接口部分中的掉电模式作为操作电源电压。解决方案：在电平转换电路（10）中，用于接收第一电源电压（Vdd1）的第二内部电路（9）的输出信号被转换成第二电源电压（ Vddh），并且输出信号被提供给第一内部电路（9）。电平转换电路（10）设置有用于中断通路的机构，在第一电源电压供给停止时通过该通路使通流流动。版权所有（C）2005，JPO＆NCIPI

70. 发明专利

JP2005094754A Hyper-ring oscillator, system with the same, and ring oscillating method 审中-公开
标题翻译：超级振荡器，具有相同功能的系统和振荡振荡方法
公开(公告)号：JP2005094754A
公开(公告)日：2005-04-07
申请号：JP2004259057
申请日：2004-09-06
申请人： Samsung Electronics Co Ltd , 三星電子株式会社
发明人： KIM KYU-HYOUN
IPC分类号： H03K3/354 , H03K3/012 , H03K3/0231 , H03K3/03
CPC分类号： H03K3/0315 , H03K3/012 , H03K3/0322
摘要： PROBLEM TO BE SOLVED: To provide a ring oscillator, its method and its system capable of generating a clock signal with a high frequency. SOLUTION: The ring oscillator has a first logic circuit forming a first loop. The ring oscillator also has a second logic circuit forming a second loop, such that phase interpolation occurs at a node common to the first and second loops. The phase interpolation results in an output signal with a high frequency. COPYRIGHT: (C)2005,JPO&NCIPI

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式