专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP2018531533A 磁気トンネル接合(MTJ)デバイスとトランジスタとを含む比較器审中-公开
公开(公告)号：JP2018531533A
公开(公告)日：2018-10-25
申请号：JP2018506384
申请日：2016-07-13
申请人：クアルコム,インコーポレイテッド
发明人：ジミー・カン , マヌ・ラストギ , カンホ・イ , スン・ヒョク・カン
IPC分类号： H01L43/08 , A20 , C07C275 , H03K5/08
CPC分类号： H03K3/3565 , H03K3/012 , H03K3/45 , H03K3/455 , H03K5/2409 , H03K5/2472
摘要：特定の装置が、磁気トンネル接合部(MTJ)デバイスとトランジスタとを含む。MTJデバイスおよびトランジスタは、MTJデバイスの磁気スイッチング点に対応する複数の遷移点に関連するヒステリシス特性を有する比較器に含まれる。

2. 发明专利

JPWO2016158691A1 電子回路审中-公开
公开(公告)号：JPWO2016158691A1
公开(公告)日：2018-02-08
申请号：JP2017509877
申请日：2016-03-24
申请人：国立研究開発法人科学技術振興機構
发明人：菅原聡 , 山本修一郎
IPC分类号： H03K3/353 , G11C11/412 , G11C11/417
CPC分类号： G11C11/412 , G11C5/148 , G11C11/413 , G11C14/0054 , H03K3/353 , H03K3/356 , H03K3/3565 , H03K5/08
摘要：電源電圧が供給される正電源と負電源との間に接続され、第1モードと第2モードとが切り替わるインバータ回路である第1インバータおよび第2インバータがループ状に接続された双安定回路と、前記インバータ回路に、前記インバータ回路を前記第1モードとする第1信号と、前記インバータ回路を前記第2モードとする第2信号と、を出力する制御回路20と、前記インバータ回路が前記第1モードのとき前記電源電圧として第1電圧を供給し、前記インバータ回路が前記第2モードのとき前記電源電圧として前記第1電圧より高い第2電圧を供給する電源供給回路30と、を具備し、前記第1モードは伝達特性にヒステリシスを有するモードであり前記第2モードは伝達特性にヒステリシスがないモードである、および/または、前記第1モードは前記第2モードより伝達特性が急峻であるモードである電子回路。

3. 发明专利

JP5881512B2 クロック生成回路および撮像装置有权
标题翻译：时钟产生电路和成像装置
公开(公告)号：JP5881512B2
公开(公告)日：2016-03-09
申请号：JP2012086424
申请日：2012-04-05
申请人：オリンパス株式会社
发明人：萩原義雄 , 山崎晋
IPC分类号： H04N5/378 , H04N5/374 , H03K19/0175 , H03K5/01
CPC分类号： H03K3/3565 , H03M1/14 , H04N5/378 , H03M1/56

4. 发明专利

JP2014511588A Anti-high-voltage receiver 有权
公开(公告)号：JP2014511588A
公开(公告)日：2014-05-15
申请号：JP2013551382
申请日：2012-01-27
申请人：クアルコム,インコーポレイテッド
发明人：アンキット・スリバスタバ , シュハオ・フアン , シャオホン・クァン
IPC分类号： H04L25/02 , G06F3/00
CPC分类号： H03K3/3565 , H03K19/018521
摘要：耐高電圧シングルエンド受信機回路が、分圧器のしきい値電圧より高いシングルエンド入力信号を半分に分圧するように動作する分圧器を含む。パスゲート回路が、分圧器のしきい値電圧より低いシングルエンド信号を受信するように動作する。分圧器からの出力が修正シュミットトリガ回路の第1の入力に結合され、シュミットトリガ回路の高いしきい値レベルを制御する。パスゲート回路からの出力は、修正シュミットトリガ回路の第2の入力に結合されて、シュミットトリガ回路の低いしきい値レベルを制御する。

5. 发明专利

JP2013026959A Signal conversion circuit and isolator circuit equipped with the same and signal conversion method 审中-公开
标题翻译：信号转换电路和分离器电路配备相同的信号转换方法
公开(公告)号：JP2013026959A
公开(公告)日：2013-02-04
申请号：JP2011162012
申请日：2011-07-25
申请人： Renesas Electronics Corp , ルネサスエレクトロニクス株式会社
发明人： NOHARA KAZUNORI
IPC分类号： H04L25/02 , H03K5/08 , H03K17/30 , H03K19/0175 , H03M1/12
CPC分类号： H03K19/018528 , H03K3/3565
摘要： PROBLEM TO BE SOLVED: To provide a signal conversion circuit which can convert a high frequency differential signal to a single end signal, an isolator circuit equipped with the signal conversion circuit, and a signal conversion method.SOLUTION: A signal conversion circuit 10 according to the present invention comprises hysteresis comparators 1, 2 which accept input signals D1 and D2 which are differential signals and a conversion buffer 3. The hysteresis comparator 1 outputs, as a signal E1, the result of magnitude comparison between a potential V1 of the signal D1 and a potential V2 of the signal D2. The hysteresis comparator 2 compares the magnitude between the potential V1 and the potential V2, and outputs the result of the comparison as a signal E2 which is an inverted signal of the signal E1. The conversion buffer 3 converts the signal E1 and the signal E2 to a single end signal F.
摘要翻译：要解决的问题：提供一种将高频差分信号转换为单端信号的信号转换电路，配备有信号转换电路的隔离电路和信号转换方法。解决方案：根据本发明的信号转换电路10包括接收作为差分信号的输入信号D1和D2的迟滞比较器1,2，以及转换缓冲器3.滞环比较器1作为信号E1输出信号D1的电位V1与信号D2的电位V2之间的幅度比较结果。滞后比较器2比较电位V1和电位V2之间的幅度，并将比较结果作为信号E1的反相信号的信号E2输出。转换缓冲器3将信号E1和信号E2转换为单端信号F.版权所有：（C）2013，JPO＆INPIT

6. 发明专利

JP4502190B2 A level shifter, a level conversion circuit and semiconductor integrated circuit 有权
公开(公告)号：JP4502190B2
公开(公告)日：2010-07-14
申请号：JP2004170310
申请日：2004-06-08
申请人：ルネサスエレクトロニクス株式会社
发明人：幸雄小澤
IPC分类号： H03K17/22 , H03K19/0185 , H03K3/356 , H03K3/3565 , H03K19/0175
CPC分类号： H03K3/3565 , H03K3/356113

7. 发明专利

JP2010074587A Voltage comparator 审中-公开
标题翻译：电压比较器
公开(公告)号：JP2010074587A
公开(公告)日：2010-04-02
申请号：JP2008240395
申请日：2008-09-19
申请人： Seiko Epson Corp , セイコーエプソン株式会社
发明人： ABE AKIRA , SHIBATA YUKINARI
IPC分类号： H03K5/08 , G01R19/165
CPC分类号： H03K5/2481 , H03K3/3565
摘要： PROBLEM TO BE SOLVED: To provide a voltage comparator which can be accelerated without increasing consumption current.
SOLUTION: The voltage comparator includes a differential amplifier circuit 11, a differentiation circuit 12, and an output amplifier circuit 13. The differential amplifier circuit 11 differentially amplifies and outputs a differentially input signal. The differentiation circuit 12 differentiates an output of the differential amplifier circuit 11 and adds the differentiated output to a bias voltage of a constant current transistor M7 in the output amplifier circuit 13.
COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供可以在不增加消耗电流的情况下加速的电压比较器。解决方案：电压比较器包括差分放大器电路11，微分电路12和输出放大器电路13.差分放大器电路11差分放大并输出差分输入信号。微分电路12对差分放大电路11的输出进行微分，并将微分输出与输出放大器电路13中的恒流晶体管M7的偏置电压相加。（C）2010，JPO＆INPIT

8. 发明专利

JP2007174598A Comparator circuit and control method thereof 审中-公开
标题翻译：比较器电路及其控制方法
公开(公告)号：JP2007174598A
公开(公告)日：2007-07-05
申请号：JP2005373175
申请日：2005-12-26
申请人： Fujitsu Ltd , 富士通株式会社
发明人： TAKEGAWA KOUJI , WATAI TAKAHIRO , MIZUTANI SHINYA , OKAJIMA TAKUYA
IPC分类号： H03K5/08
CPC分类号： H03K5/088 , G01R19/16576 , H03K3/3565 , H03K5/1252
摘要： PROBLEM TO BE SOLVED: To provide a comparator circuit in which even when the inclination of a change in a comparison input signal is small, a stable waveform is outputted without oscillation or the like, and the magnitude of the comparison input signal is discriminated with a fixed threshold value regardless of an increase/decrease direction of the comparison input signal.
SOLUTION: The comparator circuit 100 comprises: a capacitive element 4 which is charged/discharged in accordance with a potential difference between a comparison input signal IN and a reference input signal REF; an analog buffer section 5 which outputs a high level when that voltage is equal with or higher than a threshold voltage Vth, or outputs a low level when that voltage is lower than the threshold voltage Vth; an edge detection section 7 which detects rising and falling edges of the analog buffer section 5 and outputs an up signal UP and a down signal DOWN; and a charge pump section 8 which charges a capacitive section in response to the up signal UP and discharges the capacitive section in response to the down signal DOWN.
COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：为了提供一种比较器电路，其中即使当比较输入信号的变化的倾斜度小时，也不输出稳定的波形而没有振荡等等，并且比较输入信号的大小是与比较输入信号的增加/减小方向无关地用固定的阈值进行鉴别。解决方案：比较器电路100包括：电容元件4，其根据比较输入信号IN和参考输入信号REF之间的电位差进行充放电; 当该电压等于或高于阈值电压Vth时输出高电平的模拟缓冲器部分5，或者当该电压低于阈值电压Vth时输出低电平; 边缘检测部分7，其检测模拟缓冲器部分5的上升沿和下降沿，并输出上升信号UP和下降信号DOWN; 以及电荷泵部分8，其响应于上升信号UP对电容部分充电，并且响应于向下信号DOWN而放电电容部分。版权所有（C）2007，JPO＆INPIT

9. 发明专利

JP2006229954A Comparator including hysteresis characteristic 审中-公开
标题翻译：比较器包括HYSTERESIS特征
公开(公告)号：JP2006229954A
公开(公告)日：2006-08-31
申请号：JP2006029614
申请日：2006-02-07
申请人： Agilent Technol Inc , アジレント・テクノロジーズ・インクAgilent Technologies, Inc.
发明人： YEO KOK-SOON , XU LIAN-CHUN , TEO CHEE-KEONG , ASUNCION JOHN JULIUS DE LEON , TAI WAI-KEAT
IPC分类号： H03K5/08 , H03M1/34
CPC分类号： H03K5/2481 , H03K3/02337 , H03K3/3565
摘要： PROBLEM TO BE SOLVED: To provide a comparator which includes hysteresis acted in order to inhibit that a signal by noise in near edge of an output signal oscillates.
SOLUTION: This comparator has a first differential input stage which receives an input voltage and a reference voltage and forms a first differential output, and a second differential input stage which has a difference input and forms a second differential output. A comparator stage responds to the first differential output and the second differential output and forms the comparator output. The comparator has further a hysteresis control circuit. The hysteresis control circuit operates as the element, a distinct hybrid of a first current generator and a second current generator, by controlling (1) a resistor and a hysteresis arbitration voltage connected between a difference input of the second differential input stage, (2) a first voltage generator and a second voltage generator, (3) a comparator output, and has at least one switch which guides the first current or the second current which flows through the resistor.
COPYRIGHT: (C)2006,JPO&NCIPI
摘要翻译：要解决的问题：提供包括迟滞的比较器，以便抑制输出信号的近边缘中的噪声信号的振荡。解决方案：该比较器具有接收输入电压和参考电压并形成第一差分输出的第一差分输入级和具有差分输入并形成第二差分输出的第二差分输入级。比较器级响应第一差分输出和第二差分输出并形成比较器输出。比较器还有一个迟滞控制电路。迟滞控制电路通过控制（1）连接在第二差分输入级的差分输入端之间的电阻器和滞后仲裁电压，作为第一电流发生器和第二电流发生器的不同混合元件，（2）第一电压发生器和第二电压发生器，（3）比较器输出，并且具有引导流过所述电阻器的第一电流或第二电流的至少一个开关。版权所有（C）2006，JPO＆NCIPI

10. 发明专利

JP2006500702A , Low-power, high-performance memory circuit and related methods 有权
公开(公告)号：JP2006500702A
公开(公告)日：2006-01-05
申请号：JP2003581203
申请日：2003-03-27
申请人：ザリージェンツオブザユニバーシティオブカリフォルニア
发明人：カン，サン−モ , ヨー，スン−ムーン
IPC分类号： G11C11/412 , G11C11/41 , H03K3/012 , H03K3/356 , H03K3/3565 , H03K17/00 , H03K17/04 , H03K17/06 , H03K17/687 , H03K19/00 , H03K19/0175
CPC分类号： H03K3/3565 , G11C11/412 , G11C2207/2227 , H03K3/012 , H03K3/356156 , H03K19/0016
摘要：第１ＮＭＯＳトランジスタ、第１ＰＭＯＳトランジスタ、第２ＮＭＯＳトランジスタ、第２ＰＭＯＳトランジスタ、第２ＰＭＯＳの第１ソース／ドレインに接続された第１バイアス電圧ノード、第１ＰＭＯＳトランジスタのゲートに接続された第３バイアス電圧ノード、第１ＰＭＯＳトランジスタのゲートに接続された第４バイアス電圧ノード、第１ＮＭＯＳトランジスタの第２ソース／ドレインを第１ＰＭＯＳトランジスタの第１ソース／ドレインに接続するプルアップノード、第２ＰＭＯＳトランジスタの第２ソース／ドレインを第２ＮＭＯＳトランジスタの第１ソース／ドレインに接続するプルダウンノード、入力ノード、第１ＰＭＯＳトランジスタの第２ソース／ドレインを第２ＮＭＯＳトランジスタの第２ソース／ドレインに接続する記憶ノード、出力ノード、入力データ値を入力ノードから第１ＮＭＯＳトランジスタのゲートと第２ＰＭＯＳトランジスタのゲートに制御可能に伝達するべく接続された入力スイッチ、及び保存されているデータ値を記憶ノードから出力ノードに制御可能に伝達するべく接続された出力スイッチを有する集積回路である。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式