专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

41. 发明专利

JPWO2015046327A1 高感度積層レジスト膜及びレジスト膜の感光度向上方法有权
公开(公告)号：JPWO2015046327A1
公开(公告)日：2017-03-09
申请号：JP2015539331
申请日：2014-09-25
申请人：国立研究開発法人物質・材料研究機構
发明人：仁川喜多 , 仁川喜多 , 知京　豊裕 , 豊裕知京 , 茂行中根 , 茂行中根
IPC分类号： G03F7/11 , G03F7/20 , G03F7/30 , H01L21/027
CPC分类号： G03F7/11 , G03F7/091 , G03F7/20 , G03F7/32 , H01L21/0274 , H01L21/0277 , H01L21/0278
摘要：レジスト材料自体のEUVや電子ビーム感光度は変更せずにレジスト層のEUVまたは電子ビーム感光度を向上させることが可能なレジスト膜構成を与える。基板3上にレジストポリマー層2を積層したものの上に更にナノメートルレベルの薄い厚さの金属層1を設ける。この構成のレジスト層を露光すると、金属層1の表面プラズモン効果によりレジスト膜への照射光が増強されることで、レジスト膜の感光度が向上する。

42. 发明专利

JPWO2014092155A1 カルボニル基含有ポリヒドロキシ芳香環ノボラック樹脂を含むレジスト下層膜形成組成物有权
标题翻译：形成包含含羰基的多羟基芳族环的酚醛清漆树脂组合物中的抗蚀剂下层膜
公开(公告)号：JPWO2014092155A1
公开(公告)日：2017-01-12
申请号：JP2014552083
申请日：2013-12-12
申请人：日産化学工業株式会社
发明人：安信染谷 , 安信染谷 , 涼柄澤 , 涼柄澤 , 橋本　圭祐 , 圭祐橋本 , 徹也新城 , 徹也新城 , 坂本　力丸 , 力丸坂本
IPC分类号： G03F7/11 , C08G8/04 , G03F7/26 , H01L21/027
CPC分类号： G03F7/11 , C09D161/12 , G03F7/091 , G03F7/094 , H01L21/02118 , H01L21/02318 , H01L21/0274 , H01L21/0277 , H01L21/0332 , H01L21/31144 , Y10T428/31942
摘要：【課題】高いドライエッチング耐性、ウイグリング耐性、耐熱性等を有するリソグラフィー工程に用いられるレジスト下層膜を提供する。【解決手段】式(1):【化1】(式(1)中、Aはポリヒドロキシ芳香族化合物に由来する炭素数6乃至40のヒドロキシ基置換アリーレン基を示し、Bは炭素数6乃至40のアリーレン基又は窒素原子、酸素原子、硫黄原子もしくはこれらの組み合わせを含む炭素数4乃至30の複素環基を示し、X+はH+、NH4+、第1級アンモニウムイオン、第2級アンモニウムイオン、第3級アンモニウムイオン、又は第4級アンモニウムイオンを示し、Tは水素原子、又はハロゲン基、ヒドロキシ基、ニトロ基、アミノ基、カルボン酸エステル基、ニトリル基、もしくはこれらの組み合わせた置換基で置換されていても良い炭素数1乃至10のアルキル基、炭素数6乃至40のアリール基又は窒素原子、酸素原子、硫黄原子もしくはこれらの組み合わせを含む炭素数4乃至30の複素環基を示し、BとTはそれらが結合する炭素原子と一緒になって炭素数4乃至40の環を形成してもよい。)の単位構造を含むポリマーを含むリソグラフィー用レジスト下層膜形成組成物。【選択図】なし
摘要翻译：高耐干蚀性，耐Uiguringu，提供了一种在具有光刻工艺耐热性等中使用的抗蚀剂下层膜。公式（1）：## STR1（式（1）中，A表示从多羟基芳香族化合物，其具有6至40个羟基基团取代的亚芳基，B为6〜碳原子 40亚芳基或氮原子，氧原子，硫原子或具有其4至30个碳原子的组合的杂环基团，X +是H +，NH 4 +，伯铵离子，二次铵离子，该叔铵离子，或显示一个季铵离子，T取代有氢原子或卤素基团，羟基，硝基，氨基，羧酸酯基，腈基团或它们的组合的取代基其碳原子数为1至10，芳基或具有6至40个碳原子，氧原子，硫原子或具有其4至30个碳原子的组合的杂环基团，并且B中的氮原子任选地还烷基 T是连同对这些连接可形成4至40个碳原子的环的碳原子上。）所述的抗蚀剂下层膜的形成光刻用包含含有的结构单元的聚合物组合物。系统技术领域

43. 发明专利

JP2016511942A ゲートコンタクトの形成方法有权
标题翻译：形成栅极接触的方法
公开(公告)号：JP2016511942A
公开(公告)日：2016-04-21
申请号：JP2015560399
申请日：2014-03-04
申请人：ノースロップグラマンシステムズコーポレイションNorthrop Grumman Systems Corporation , ノースロップグラマンシステムズコーポレイションNorthrop Grumman Systems Corporation
发明人：オー．ナンバ、キャロル , オー．ナンバ、キャロル , リウ、ポ−シン , パウスト、スミコ , スモーチコバ、イオウリア , ヴォイトヴィチ、マイケル , グルンバッヒャー、ロナルド
IPC分类号： H01L21/338 , H01L21/28 , H01L29/41 , H01L29/423 , H01L29/778 , H01L29/812
CPC分类号： H01L21/28114 , H01L21/0277 , H01L21/28123 , H01L21/28537 , H01L21/28587 , H01L29/2003 , H01L29/42312 , H01L29/66431 , H01L29/66462 , H01L29/778 , H01L29/78
摘要：化合物半導体装置用のゲートコンタクトの形成方法が提供される。ゲートコンタクトは、ゲートコンタクト部とトップコンタクト部すなわちウィングコンタクト部とから形成されている。その方法は、所期の動作周波数に基づいてゲートコンタクト部のサイズを保持しながらウィングコンタクト部のサイズの調整を可能にする。これは、1つ以上の付加的な導電物質プロセスをウィングコンタクト部に施すことで、ゲートコンタクト部の長さを維持して装置の動作周波数を維持したまま、ウィングコンタクト部の断面積を増大してゲート抵抗を低下させることによって達成される。
摘要翻译：提供了一种用于形成用于所述化合物半导体器件的栅极接触方法。栅接触从栅极接触部分和顶部接触部或翼接触部分而形成。该方法允许用于调整翼接触部，同时保持期望的工作频率的基础上的栅极接触部分的尺寸。这是通过执行一个或多个附加的导电材料的方法翼接触部，同时保持该设备的工作频率通过保持栅极接触部分的长度，以增加翼接触部的截面积它是通过降低栅极电阻碲实现。

44. 发明专利

JP2007220748A Method and device for exposure data creation, method and equipment for exposure data verification, and program 审中-公开
标题翻译：用于接触数据创建的接触数据创建方法和设备，用于接触数据验证的方法和设备以及程序
公开(公告)号：JP2007220748A
公开(公告)日：2007-08-30
申请号：JP2006037006
申请日：2006-02-14
申请人： Fujitsu Ltd , 富士通株式会社
发明人： OGINO KOZO
IPC分类号： H01L21/027
CPC分类号： H01L21/0277 , G03F1/36
摘要： PROBLEM TO BE SOLVED: To provide technologies for creating exposure data in consideration of the precision deterioration resulting from a multilayer structure. SOLUTION: An input 11 inputs layout data and exposure experimental data from the outside, and stores them in a memory 12. A parameter extractor 13 extracts a value of a parameter from exposure experimental data. A proximity effect corrector 14 performs a proximity effect correction by using the value of the parameter, and creates exposure data. To the created exposure data, an exposure verification part 15 performs exposure verification by using the parameter, and extracts an error. When an error is extracted, the execution of processing is directed once again to the parameter extractor 13 and the proximity effect corrector 14. By this way, the value of a parameter is made to update within proper limits so that an error may be eliminated and the exposure data which performed the proximity effect correction by using the value of a parameter after updating may be made to re-create. COPYRIGHT: (C)2007,JPO&INPIT
摘要翻译：要解决的问题：考虑到由多层结构导致的精度劣化，提供用于创建曝光数据的技术。解决方案：输入端11从外部输入布局数据和曝光实验数据，并将其存储在存储器12中。参数提取器13从曝光实验数据中提取参数值。接近效应校正器14通过使用该参数的值来执行邻近效应校正，并且创建曝光数据。对于所创建的曝光数据，曝光验证部15通过使用参数进行曝光验证，并提取错误。当提取错误时，处理的执行再次指向参数提取器13和邻近效应校正器14.通过这种方式，使参数的值在适当的限制内更新，从而可以消除错误，并且可以通过使用更新后的参数的值来执行邻近效应校正的曝光数据重新创建。版权所有（C）2007，JPO＆INPIT

45. 发明专利

JP2005268657A Electron beam drawing data generating method, program for generating electron beam drawing data and electron beam drawing system 审中-公开
标题翻译：电子束绘图数据生成方法，用于生成电子束绘图数据和电子束绘图系统的程序
公开(公告)号：JP2005268657A
公开(公告)日：2005-09-29
申请号：JP2004081366
申请日：2004-03-19
申请人： Toshiba Corp , 株式会社東芝
发明人： INENAMI RYOICHI
IPC分类号： G03F7/20 , H01L21/027 , H01L21/302
CPC分类号： H01L21/0277 , B82Y10/00 , B82Y40/00 , H01J37/3175 , H01J2237/31777
摘要： PROBLEM TO BE SOLVED: To reduce a user's loading accompanying with a character pattern correction work without causing any double exposure by automatically extracting character patterns from pattern data of a graphic cell.
SOLUTION: An electron beam drawing data producing method with an action of extracting the graphic cell in device pattern data by which a cell base design is carried out as the character patterns, comprises the steps of:removing overlapping pattern data contained in the graphic cell; generating a character pattern segment frame from a cell arrangement frame 10 contained in the graphic cell; assigning a graphic 21 in this segment frame to a pattern shot by CP system as the character patterns; making a graphic 22 outside the segment frame as non-character patterns; removing overlapping adjacent patterns to the non-character patterns; and assigning non-overlapping adjacent patterns to a pattern shot by VSB system.
COPYRIGHT: (C)2005,JPO&NCIPI
摘要翻译：要解决的问题：通过从图形单元的图案数据自动提取字符图案，减少伴随字符图案校正工作的用户的加载而不引起任何双重曝光。解决方案：一种电子束绘制数据产生方法，其特征在于包括以下步骤：移除包含在所述图形单元中的重叠图案数据，图形单元格从包含在图形单元中的单元布置框架10生成字符图案段帧; 将该段帧中的图形21分配给由CP系统拍摄的图案作为字符图案; 在片段外部形成图形22作为非字符图案; 将重叠的相邻图案移除到非字符图案; 并将非重叠的相邻图案分配给由VSB系统拍摄的图案。版权所有（C）2005，JPO＆NCIPI

46. 发明专利

JP3697426B2 Method of manufacturing a pattern forming method and a semiconductor device 有权
公开(公告)号：JP3697426B2
公开(公告)日：2005-09-21
申请号：JP2002122862
申请日：2002-04-24
申请人：株式会社東芝
发明人：裕子中村 , 寛和加藤 , 英志塩原 , 廉伸大西 , 大輔河村
IPC分类号： G03F7/075 , G03F7/00 , G03F7/26 , G03F7/40 , H01L21/027
CPC分类号： H01L21/0279 , G03F7/0035 , H01L21/0275 , H01L21/0277 , H01L21/0278

47. 发明专利

JP2004503927A The method for forming an integrated circuit stage a fine pattern and the wide pattern are mixed 有权
公开(公告)号：JP2004503927A
公开(公告)日：2004-02-05
申请号：JP2002511022
申请日：2001-06-14
申请人：コミツサリアタレネルジーアトミーク
发明人：シモン・ドゥレオニビュス
IPC分类号： G03F7/26 , H01L21/027 , H01L21/3065 , H01L21/8234
CPC分类号： H01L21/823456 , H01L21/0274 , H01L21/0277 , H01L21/823437 , Y10S438/95
摘要：本発明においては、硬質マスク（３'）の直下において大きな半導体パターンを形成するように構成された放射感応性樹脂部分（４'）と、半導体層（２）内に微細パターンを形成するための粒子衝撃感応性樹脂（６）と、を使用する。大きな半導体パターンと微細パターンとは、隣接させることができる。第１樹脂パターンは、露光によって、全体的にかつ迅速に露光される。一方、粒子衝撃は、高精度でもって微細パターンを形成することができる。さらなる硬質マスク（９）を、第２樹脂（６）の成膜前に、形成する。さらなる硬質マスク（９）は、大きなパターンの周囲に側部（１０）を有したものとして形成する。側部（１０）は、大きなパターンを、エッチング時の側方攻撃から保護する。

48. 发明专利

JP3476080B2 Method of forming a fine pattern 有权
公开(公告)号：JP3476080B2
公开(公告)日：2003-12-10
申请号：JP2001339310
申请日：2001-11-05
申请人：東京応化工業株式会社
发明人：博新堀 , 俊和立川 , 祥樹菅田 , 文武金子
IPC分类号： G03F7/00 , G03F7/40 , H01L21/027
CPC分类号： G03F7/0035 , G03F7/40 , H01L21/0277

49. 发明专利

JPS59502004A JPS59502004A - 失效
公开(公告)号：JPS59502004A
公开(公告)日：1984-11-29
申请号：JP50348283
申请日：1983-09-27
IPC分类号： G03F7/20 , H01J37/317 , H01L21/027 , H01L21/82 , H01L27/02
CPC分类号： B82Y10/00 , B82Y40/00 , H01J37/3174 , H01J2237/30416 , H01J2237/31762 , H01L21/0277 , H01L21/82 , H01L27/0207

50. 发明专利

JPS5968928A Manufacture of semiconductor device 失效
标题翻译：半导体器件的制造
公开(公告)号：JPS5968928A
公开(公告)日：1984-04-19
申请号：JP17935482
申请日：1982-10-13
申请人： Pioneer Electronic Corp
发明人： SUEMITSU HISASHI , NIRIKI TAKASHI
IPC分类号： G03F7/20 , G03F9/00 , H01L21/027 , H01L21/30 , H01L23/544
CPC分类号： G03F9/7076 , G03F7/7045 , H01L21/0277 , H01L21/30 , H01L23/544 , H01L2223/54453 , H01L2223/54466 , H01L2223/54493 , H01L2924/0002 , Y10S438/949 , Y10S438/975 , H01L2924/00
摘要： PURPOSE:To shorten the time of forming prescried circuit patterns on a same semiconductor substrate to integrate a network and at the same time improve the integrity by a method wherein the target marks for photo-masking are formed when a pattern of the 1st layer is formed and photo-exposure method is applied jointly on and after the 2nd layer. CONSTITUTION:Four resistration marks 2a-2d are formed at the prescribed points on a semiconductor wafer 1 by two pairs of parallel lines perpendicular to each other and extending to x and y direction respectively. These marks have a shape of the cross section such as V-groove and are formed by electron beam direct exposure method. After the positioning is made by detecting these marks, a circuit pattern of the 1st layer is formed by electron beam direct exposure method by which a fine processing can be done. At the same time, positioning target marks 4a, 4b for photo-masking are also formed and the required patterns are formed by applying photo-exposure method jointly using these marks 4a, 4b on and after the 2nd layer.
摘要翻译：目的：缩短在相同的半导体衬底上形成预处理电路图案的时间以整合网络，同时通过一种方法提高完整性，其中当形成第一层的图案时形成用于光掩模的目标标记并且在第二层和第二层之后联合应用曝光方法。构成：通过两对垂直于并分别延伸到x和y方向的平行线在半导体晶片1上的规定点处形成四个电阻标记2a-2d。这些标记具有诸如V形槽的横截面的形状，并且通过电子束直接曝光方法形成。在通过检测这些标记进行定位之后，通过电子束直接曝光方法形成第一层的电路图案，通过该方法可以进行精细处理。同时，还形成用于光掩蔽的定位目标标记4a，4b，并且通过在第二层之上和之后通过使用这些标记4a，4b共同施加光曝光方法来形成所需的图案。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式