专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明专利

JP5893287B2 半導体装置および基板有权
标题翻译：在半导体器件和衬底
公开(公告)号：JP5893287B2
公开(公告)日：2016-03-23
申请号：JP2011174890
申请日：2011-08-10
申请人：ルネサスエレクトロニクス株式会社
发明人：石田雅宏
IPC分类号： H01L21/768 , H01L23/522 , H01L21/3205
CPC分类号： H01L23/562 , H01L23/544 , H01L23/564 , H01L2223/5442 , H01L2223/54426 , H01L2223/54453 , H01L2223/5446 , H01L2924/0002 , Y10S438/975

3. 发明专利

JP5100961B2 Semiconductor device and a method for manufacturing the same with the alignment key 有权
公开(公告)号：JP5100961B2
公开(公告)日：2012-12-19
申请号：JP2004334328
申请日：2004-11-18
申请人：三星電子株式会社Samsung Electronics Co.,Ltd.
发明人：相秀金 , 寅 ▲いく▼ ▲そう▼ , 明哲金 , 城宇李 , 辰煕金 , 斗烈李 , 成浩金
IPC分类号： H01L21/027 , H01L27/10 , H01L21/336 , H01L21/8247 , H01L23/544 , H01L27/115 , H01L29/788 , H01L29/792
CPC分类号： H01L23/544 , H01L2223/54426 , H01L2223/54453 , H01L2223/5446 , H01L2924/0002 , Y10S438/975 , H01L2924/00
摘要： Disclosed is a semiconductor device having an align key and a method of fabricating the same. The semiconductor device includes a semiconductor substrate having a cell area and an align key area. An isolation layer that defines a cell active area is disposed in the cell area of the semiconductor substrate. A cell charge storage layer pattern is disposed across the cell active area. An align charge storage layer pattern is disposed in the align key area of the semiconductor substrate. An align trench self-aligned with the align charge storage layer pattern is formed in the align key area of the semiconductor substrate.

5. 发明专利

JP4666700B2 A method of manufacturing a semiconductor device 有权
公开(公告)号：JP4666700B2
公开(公告)日：2011-04-06
申请号：JP24402699
申请日：1999-08-30
申请人：富士通セミコンダクター株式会社
发明人：俊二中村
IPC分类号： H01L21/76 , H01L21/762 , H01L21/8238 , H01L23/544
CPC分类号： H01L21/76237 , H01L21/823878 , H01L21/823892 , H01L23/544 , H01L2223/54426 , H01L2223/54453 , H01L2924/0002 , Y10S438/975 , H01L2924/00

6. 发明专利

JP4611329B2 Alignment mark preservation method, and the self-alignment alignment mark structure 有权
标题翻译：空值
公开(公告)号：JP4611329B2
公开(公告)日：2011-01-12
申请号：JP2007057070
申请日：2007-03-07
申请人：エーエスエムエルネザーランズビー.ブイ.
发明人：ムササミ , ラルバハドールシングサンニャイシン
IPC分类号： H01L21/027 , G03F9/00
CPC分类号： H01L23/544 , G03F9/7076 , G03F9/708 , G03F9/7084 , H01L21/3105 , H01L2223/54453 , H01L2924/0002 , Y10S438/975 , H01L2924/00

7. 发明专利

JP2010541228A Method of measurement and control of the photomask and the substrate alignment, structure and system 有权
公开(公告)号：JP2010541228A
公开(公告)日：2010-12-24
申请号：JP2010526240
申请日：2008-09-08
申请人：インターナショナル・ビジネス・マシーンズ・コーポレーションInternational Business Maschines Corporation
发明人：ギブス、ナサニエル、ジェームズ , グラナドス、アクセル、アグアード , ティムペイン、トレバー、ジョセフ , フォックス、ベンジャミン、アーロン , マキ、アンドリュー、ベンソン
IPC分类号： H01L21/027
CPC分类号： G03F9/7049 , G03F9/7003 , G03F9/7076 , G03F9/708 , G03F9/7084 , G03F9/7088 , G03F9/7096 , Y10S438/975
摘要：【課題】基板をフォトマスクに対して位置合せする方法、構造体、及びシステムを提供する。
【解決手段】本方法は、光をフォトリソグラフィ・ツール内のフォトマスクの透明領域を通し、ツールのレンズを通して、基板上の少なくとも３つの回折ミラー・アレイの組の上に方向付けるステップを含み、ここで少なくとも３つの回折ミラー・アレイの組の各々の回折ミラー・アレイは単一のミラー列を含み、あらゆる特定の回折ミラー・アレイ内の全てのミラーは同じ間隔で隔てられ、異なる回折ミラー・アレイ内のミラーは異なる間隔で隔てられる。本方法はさらに、少なくとも３つの回折ミラー・アレイの組から回折されて光検出器のアレイに達する光の強度を計測するステップと、計測された光の強度に基づいてフォトマスク又はフォトマスク及びレンズの温度を調整するステップを含む。
【選択図】図１０

8. 发明专利

JP4594280B2 Alignment marks and a detection method for the deflection lithography 有权
标题翻译：空值
公开(公告)号：JP4594280B2
公开(公告)日：2010-12-08
申请号：JP2006243001
申请日：2006-09-07
申请人：インフィネオンテクノロジーズアクチエンゲゼルシャフト
发明人：アロイス，グットマン , サジャン，マロッキー , チャンドラセカール，サルマ
IPC分类号： H01L21/027 , G03F7/20
CPC分类号： H01L23/544 , G03F7/70633 , G03F9/7076 , H01L2223/54453 , H01L2924/0002 , Y10S438/975 , H01L2924/00

10. 发明专利

JP2009130242A Method for manufacturing semiconductor device 有权
标题翻译：制造半导体器件的方法
公开(公告)号：JP2009130242A
公开(公告)日：2009-06-11
申请号：JP2007305510
申请日：2007-11-27
申请人： Oki Semiconductor Co Ltd , Oki Semiconductor Miyagi Co Ltd , Okiセミコンダクタ宮城株式会社 , Okiセミコンダクタ株式会社
发明人： NARITA MASASHI , OSHIMA KATSUO
IPC分类号： H01L21/76
CPC分类号： H01L21/76224 , H01L21/823481 , Y10S438/975
摘要： PROBLEM TO BE SOLVED: To provide a manufacturing method of a semiconductor device capable of reducing manufacturing cost and constantly securing sufficient alignment accuracy in manufacturing the semiconductor device.
SOLUTION: In the manufacturing method, a plurality of trenches for element isolation and a plurality of trenches for alignment mark are formed on a semiconductor substrate, an oxide film is laminated on the semiconductor substrate on which both of the trenches are formed, and the oxide film laminated on an active region and the approximately entire oxide film laminated inside the trenches for alignment mark are eliminated by etching using a resist mask for masking the trenches for element isolation. Then, a surface of the semiconductor substrate on which the oxide film is eliminated is polished to planarize the laminated oxide film which is remained on the trenches for element isolation, and the active region is isolated for each semiconductor element, and the resist mask is aligned to form the semiconductor element by using the trenches for alignment mark.
COPYRIGHT: (C)2009,JPO&INPIT
摘要翻译：解决的问题：提供一种半导体器件的制造方法，其能够降低制造成本并且在制造半导体器件时不断确保足够的对准精度。解决方案：在制造方法中，在半导体衬底上形成用于元件隔离的多个沟槽和用于对准标记的多个沟槽，在形成有两个沟槽的半导体衬底上层叠氧化膜，并且通过使用用于掩蔽用于元件隔离的沟槽的抗蚀剂掩模的蚀刻来消除层叠在有源区上的氧化膜和层叠在用于对准标记的沟槽内的大致整个氧化膜。然后，对其上去除氧化膜的半导体衬底的表面进行抛光，以平坦化保留在用于元件隔离的沟槽上的叠层氧化膜，并且为每个半导体元件隔离有源区，并且将抗蚀剂掩模对准以通过使用用于对准标记的沟槽来形成半导体元件。版权所有（C）2009，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式