专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明专利

JP3552500B2 Logic amplitude level conversion circuit, a liquid crystal device and an electronic apparatus 失效
公开(公告)号：JP3552500B2
公开(公告)日：2004-08-11
申请号：JP31085697
申请日：1997-11-12
申请人：セイコーエプソン株式会社
发明人：賢哉石井
IPC分类号： G02F1/133 , G09G3/36 , H03K19/0185
CPC分类号： H03K19/018571

12. 发明专利

JP2003022055A Driving circuit 有权
标题翻译：驱动电路
公开(公告)号：JP2003022055A
公开(公告)日：2003-01-24
申请号：JP2001206986
申请日：2001-07-06
申请人： Nec Corp , 日本電気株式会社
发明人： TSUCHI HIROSHI
IPC分类号： G02F1/133 , G09G3/20 , G09G3/36 , H03K17/00 , H03K17/16 , H03K19/0175 , H03K19/0185
CPC分类号： G09G3/2011 , G09G3/3685 , G09G2310/0248 , G09G2310/027 , G09G2310/0291 , G09G2330/021 , H03K17/164 , H03K19/018571 , H03K2217/0036
摘要： PROBLEM TO BE SOLVED: To provide a driving circuit which outputs a highly precise voltage employing low power consumption. SOLUTION: The circuit is provided with a source follower constituted transistor 111 and a switch 131 which are connected between an output terminal T2 and a VDD, a current source 113 and a switch 132 which are connected between the terminal T2 and a VSS, a source follower constituted transistor 121 and a switch 141 which are connected between the terminal T2 and a VSS, a current source 123 and a switch 142 which are connected between the terminal T2 and a VDD and gate bias control means 11 and 12 which supply bias voltages to the transistors 111 and 121 based on an input signal voltage. At a certain time within a low potential data output interval, the switch 131 is turned on, the transistor 111 is source follower operated and an output voltage Vout is driven to the vicinity of a certain voltage that is prescribed corresponding to an input signal voltage Vin. Then, at a certain time later, the switch 132 is turned on, the drain current of the transistor 111 is controlled and the output voltage is precisely driven to a certain voltage that is determined corresponding to the input signal voltage. In the high potential data output interval, the switch 141 is turned on at a one time and after a certain time later, the switch 142 is turned on.
摘要翻译：要解决的问题：提供一种驱动电路，其输出采用低功耗的高精度电压。解决方案：电路设置有连接在端子T2和VSS之间的输出端子T2和VDD之间的源极跟随器，晶体管111和开关131，源极113和开关132连接在端子T2和VSS之间跟随器构成晶体管121和连接在端子T2和VSS之间的开关141，电流源123和开关142，它们连接在端子T2和VDD之间，栅极偏置控制装置11和12提供偏置电压晶体管111和121基于输入信号电压。在低电位数据输出间隔内的某一时刻，开关131接通，晶体管111由源极跟随器驱动，输出电压Vout被驱动到对应于输入信号电压Vin 。然后，在一定时间后，开关132导通，控制晶体管111的漏极电流，并将输出电压精确地驱动到对应于输入信号电压确定的一定电压。在高电位数据输出间隔中，开关141一次接通，并且在一定时间后接通开关142。

13. 发明专利

JP2016181897A シングルエンド構成可能マルチモードドライバ有权
标题翻译：单模驱动器，可单端配置
公开(公告)号：JP2016181897A
公开(公告)日：2016-10-13
申请号：JP2016057155
申请日：2016-03-22
申请人：ラティスセミコンダクタコーポレーション , Lattice Semiconductor Corporation
发明人：ゴンディスリカンス , アイザックロジャー , ルバーグアラン
IPC分类号： H04L25/02 , H03K19/0175
CPC分类号： H03K19/0005 , H03K19/018557 , H03K19/018571 , H03K3/012 , H04L12/12 , H04L25/0278 , H04L25/028
摘要：【課題】装置への供給電圧を修正することなく、駆動信号の電圧振幅を独立して構成するシングルエンド構成可能マルチモードドライバを提供する。【解決手段】本発明本装置は、入力信号を受け取る入力と、入力信号から発生させた駆動信号を通信チャネル上に送信する出力と、ドライバ装置の終端抵抗を独立して構成する機構と、装置への供給電圧を修正することなく、駆動信号の電圧振幅を独立して構成する機構とを含む。【選択図】図8A
摘要翻译：要解决的问题：提供一种能够独立配置驱动信号的电压振幅的单端配置的多模式驱动器，而不改变对器件的电源电压。本发明的驱动器件包括：输入端接收输入信号; 将从所述输入信号生成的驱动信号发送到通信信道的输出; 独立地配置驱动器装置的终端电阻的机构; 以及独立地配置驱动信号的电压幅度而不修改对器件的电源电压的机构。选择图：图8A

14. 发明专利

JP5921996B2 半導体装置有权
公开(公告)号：JP5921996B2
公开(公告)日：2016-05-24
申请号：JP2012200474
申请日：2012-09-12
申请人：ルネサスエレクトロニクス株式会社
发明人：岩渕勝
IPC分类号： H03K19/0175 , H03B5/32 , H03K3/354
CPC分类号： H03K3/01 , H03B5/36 , H03K19/0013 , H03K19/018571 , H03K3/011 , H03K19/00361 , H03K3/354

15. 发明专利

JP2015173255A 高耐圧集積回路装置有权
标题翻译：高电压集成电路设备
公开(公告)号：JP2015173255A
公开(公告)日：2015-10-01
申请号：JP2015000615
申请日：2015-01-06
申请人：富士電機株式会社
发明人：山路将晴
IPC分类号： H01L27/04 , H01L21/8234 , H01L27/06 , H01L27/088 , H01L27/08 , H02M1/08 , H01L21/822
CPC分类号： H01L29/0634 , H01L21/761 , H01L27/0922 , H01L29/0649 , H03K17/18 , H03K19/018571 , H01L21/823878 , H03K2217/0063
摘要：【課題】負電圧サージによる正孔の注入量を抑制してハイサイド回路の誤動作や破壊を防止する高耐圧集積回路装置を提供する。【解決手段】高電位領域であるnウェル領域3を取り囲むように耐圧領域であるnウェル領域4にnウェル領域4を貫通してp基板に達する欠落部63aを有するp-開口部63を設けることで、負電圧サージによる正孔の注入量を抑制する。【選択図】図1
摘要翻译：要解决的问题：提供一种高压集成电路装置，其抑制由于负电压浪涌而植入的空穴量，从而防止高侧电路的故障和破坏。解决方案：p型开口部分63具有在作为耐电压区域的n型阱区域4中的穿透n型阱区域4以到达p型衬底的间隙部分63a，以包围高的n型阱区域3 潜在地区。因此，由于负电压浪涌而被注入的空穴的量被抑制。

16. 发明专利

JP4804926B2 Semiconductor integrated circuit 有权
公开(公告)号：JP4804926B2
公开(公告)日：2011-11-02
申请号：JP2006004569
申请日：2006-01-12
申请人：富士通セミコンダクター株式会社
发明人：秀雄穐吉
IPC分类号： H03K19/0175
CPC分类号： H03K19/018571

17. 发明专利

JP4770855B2 Level-shift circuit 有权
公开(公告)号：JP4770855B2
公开(公告)日：2011-09-14
申请号：JP2008072670
申请日：2008-03-20
申请人：株式会社デンソー
发明人：伴　　博行 , 淳一永田 , 白木　　聡
IPC分类号： H03K19/0175 , H01L21/822 , H01L21/8234 , H01L27/04 , H01L27/06 , H01L27/08
CPC分类号： H03K19/018571 , H01L27/0251 , H03K5/003 , H03K19/00361

18. 发明专利

JP2011091708A Semiconductor device 审中-公开
标题翻译：半导体器件
公开(公告)号：JP2011091708A
公开(公告)日：2011-05-06
申请号：JP2009244935
申请日：2009-10-23
申请人： Elpida Memory Inc , エルピーダメモリ株式会社
发明人： MATSUI YOSHINORI
IPC分类号： H03K19/0175 , G11C11/4096 , H03K19/0948 , H04L25/49
CPC分类号： H03K19/0013 , G11C7/1048 , G11C7/1051 , G11C7/1069 , G11C7/1078 , G11C7/1096 , H03K19/018571
摘要： PROBLEM TO BE SOLVED: To reduce electric power consumed by charging and discharging of a signal transmission line. SOLUTION: A semiconductor device includes a switching transistor M0 which is inserted between a data bus DB and an input end (a) of a signal receiving circuit 110 and turns off when the data bus DB reaches VPERI-NVth, and an assist transistor M2 which drives the input end (a) of the signal receiving circuit 110 to VPERI. The switching transistor M0 and assist transistor M2 assist in receiving operation of the signal receiving circuit 110, so the amplitude of a transferred signal can be reduced without lowering the transfer speed. Consequently, the electric power consumed by the charging and discharging of the data bus DB is reducible. COPYRIGHT: (C)2011,JPO&INPIT
摘要翻译：要解决的问题：减少信号传输线的充电和放电所消耗的电力。解决方案：半导体器件包括插入在数据总线DB和信号接收电路110的输入端（a）之间的开关晶体管M0，当数据总线DB达到VPERI-NVth时，该开关晶体管M0被截止，并且辅助晶体管M2，其将信号接收电路110的输入端（a）驱动到VPERI。开关晶体管M0和辅助晶体管M2有助于接收信号接收电路110的操作，因此可以降低传送信号的幅度而不降低传送速度。因此，能够减少数据总线DB的充放电所消耗的电力。版权所有（C）2011，JPO＆INPIT

19. 发明专利

JP2010004198A Level shift circuit and power semiconductor device 有权
标题翻译：水平移位电路和功率半导体器件
公开(公告)号：JP2010004198A
公开(公告)日：2010-01-07
申请号：JP2008159932
申请日：2008-06-19
申请人： Nec Electronics Corp , Necエレクトロニクス株式会社
发明人： NAKAZONO KOICHI
IPC分类号： H03K19/0185 , H03K19/094
CPC分类号： H03K19/018571
摘要： PROBLEM TO BE SOLVED: To provide a level shift circuit having a circuit configuration suited to a CMOS process and configured by using a low voltage transistor.
SOLUTION: A transistor M5 of a level shift circuit 10 is connected between V_BOOT and V_LX, and generates an output signal for driving the gate of a high-side NMOS (N-channel Metal-Oxide Semiconductor) transistor MA. The V_BOOT is generated by a boot strap circuit 11 on the basis of the V_LX. The V_LX is source potential of the transistor MA. In a PMOS transistor M3, a source and a back gate are coupled to the V_BOOT and a drain is coupled to the gate of the transistor MA. In a clamp transistor M11, a gate is connected to the source of the transistor MA and the source and the back gate are connected to the drain of the transistor M3. In a clamp transistor M12, a gate is connected to the source of the transistor MA and a source and a back gate are connected to the gate of the transistor M3.
COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：要解决的问题：提供一种电平移位电路，其具有适于CMOS工艺的电路配置，并且通过使用低压晶体管来配置。解决方案：电平移位电路10的晶体管M5连接在V_BOOT和V_LX之间，并产生用于驱动高端NMOS（N沟道金属氧化物半导体）晶体管MA的栅极的输出信号。基于V_LX由引导电路11产生V_BOOT。 V_LX是晶体管MA的源极电位。在PMOS晶体管M3中，源极和后栅极耦合到V_BOOT，漏极耦合到晶体管MA的栅极。在钳位晶体管M11中，栅极连接到晶体管MA的源极，源极和背栅极连接到晶体管M3的漏极。在钳位晶体管M12中，栅极连接到晶体管MA的源极，源极和后栅极连接到晶体管M3的栅极。版权所有（C）2010，JPO＆INPIT

20. 发明专利

JP2010004093A Output driving circuit 审中-公开
标题翻译：输出驱动电路
公开(公告)号：JP2010004093A
公开(公告)日：2010-01-07
申请号：JP2008158690
申请日：2008-06-18
申请人： Nec Electronics Corp , Necエレクトロニクス株式会社
发明人： NAKAGAWA KURAO
IPC分类号： H03K17/06 , H03F3/42 , H03K17/687
CPC分类号： H03K19/018571 , H03K17/063 , H03K2217/0081
摘要： PROBLEM TO BE SOLVED: To solve the following problem: an output voltage may become unstable in a conventional output driving circuit. SOLUTION: The output driving circuit has: a totem pole type output section equipped with a high-side transistor in which an output stage power supply voltage is applied to a drain and a source is connected to a first node, and a low-side transistor in which a ground voltage is applied to a source and a drain is connected to the first node; and a bootstrap section equipped with a capacitive element having one end connected to the first node and supplying charges charged when the high-side transistor is in an OFF state to a gate when the high-side transistor is in an ON state. The output driving circuit is further provided with: a first transistor connected between the driving circuit power supply voltage and the high-side transistor and becoming a conduction state when the high-side transistor is turned on; and a second transistor connected between the other end of the capacitive element and a gate of the high-side transistor and becoming a conduction state when the high-side transistor is turned on. COPYRIGHT: (C)2010,JPO&INPIT
摘要翻译：解决以下问题：传统的输出驱动电路中的输出电压可能变得不稳定。解决方案：输出驱动电路具有：图腾柱型输出部，其配备有将侧输出级电源电压施加到漏极并且源极连接到第一节点的高侧晶体管，低其中将接地电压施加到源极，漏极连接到第一节点; 以及引导部，其具有电容元件，所述电容元件的一端连接到所述第一节点，并且当所述高侧晶体管处于导通状态时，向所述栅极提供当所述高侧晶体管处于截止状态时充电的电荷。输出驱动电路还具备连接在驱动电路电源电压和高侧晶体管之间的第一晶体管，并且在高侧晶体管导通时成为导通状态; 以及连接在电容元件的另一端和高侧晶体管的栅极之间并在高侧晶体管导通时变为导通状态的第二晶体管。版权所有（C）2010，JPO＆INPIT

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式