专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

11. 发明授权

EP0828254B1 Improvements in or relating to semiconductor memory devices 失效
标题翻译：改善读出放大器中的半导体存储装置
公开(公告)号：EP0828254B1
公开(公告)日：2004-11-10
申请号：EP97306887.7
申请日：1997-09-05
申请人： TEXAS INSTRUMENTS INCORPORATED
发明人： Hashimoto, Masashi
IPC分类号： G11C7/06 , G11C7/00
CPC分类号： G11C7/06

12. 发明授权

EP0587443B1 Image processor and method 失效
标题翻译：图像处理器和方法
公开(公告)号：EP0587443B1
公开(公告)日：1999-06-30
申请号：EP93307166.4
申请日：1993-09-10
申请人： TEXAS INSTRUMENTS INCORPORATED
发明人： Hashimoto, Masashi , Yamaguchi, Hirohisa
IPC分类号： G06T9/00 , G11C7/00
CPC分类号： G11C7/00 , H04N5/14 , H04N5/907 , H04N19/42 , H04N19/423 , H04N19/436 , H04N19/61

13. 发明授权

EP0655723B1 Digital memory for display system using spatial light modulator 失效
标题翻译：与空间光调制器的显示系统的数字存储器
公开(公告)号：EP0655723B1
公开(公告)日：1998-07-22
申请号：EP94118421.0
申请日：1994-11-23
申请人： TEXAS INSTRUMENTS INCORPORATED
发明人： Gove, Robert J. , Urbanus, Paul M. , Sampsell, Jeffrey B. , Doherty, Donald B. , Hashimoto, Masashi
IPC分类号： G09G3/34
CPC分类号： G09G3/34 , G09G3/2018 , G09G3/346 , G09G5/39 , G09G2360/18 , H04N5/7458

14. 发明公开

EP0778585A1 Method and circuit for characterising an integrated memory device 失效
标题翻译： Verfahren und Vorrichtung zur Charakterisierung von integrierten Speicherschaltungen
公开(公告)号：EP0778585A1
公开(公告)日：1997-06-11
申请号：EP96308680.6
申请日：1996-11-29
申请人： TEXAS INSTRUMENTS INCORPORATED
发明人： Hashimoto, Masashi
IPC分类号： G11C29/00 , G11C11/407
CPC分类号： G11C29/028 , G11C11/401 , G11C11/4074 , G11C29/50 , G11C29/50016 , G11C2029/5004
摘要： In a dynamic random access memory device, the time required for implementation of memory cell data retention time testing procedures can be reduced by changing the voltage level(s) applied to the components 13, 14 of the storage cell when compared to the voltages applied during the typical memory cell operation. By changing the voltage(s) applied to the components 13, 14, the difference in the bitlines 1, 2 detected by the sense amplifier 9 will be reduced. Because to the reduced bitline voltage difference, the decay of the charge on the storage cell causes a reduction in the data retention time. The data retention time is reduced in manner related to the typical memory cell operation. The altered voltage(s) can be applied to the storage cell bitlines 1, 2 and/or to the storage cell dummy capacitances.
摘要翻译：在动态随机存取存储器件中，当与存储单元数据保持时间测试程序中施加的电压相比较时，可以通过改变施加到存储单元的组件13,14的电压电平来减少实现存储单元数据保持时间测试程序所需的时间典型的存储单元操作。通过改变施加到部件13,14的电压，由读出放大器9检测的位线1,2的差将减小。因为对于降低的位线电压差，存储单元上的电荷的衰减导致数据保留时间的减少。与典型的存储单元操作相关的方式减少数据保留时间。改变的电压可以被施加到存储单元位线1,2和/或存储单元虚拟电容。

15. 发明公开

EP0690509A1 Substrate contact for gate array base cell and method of forming same 失效
标题翻译： Substratanschlussfüreine Gate-Array-Basiszelle und Verfahren zu ihrer Herstellung
公开(公告)号：EP0690509A1
公开(公告)日：1996-01-03
申请号：EP95110148.4
申请日：1995-06-29
申请人： TEXAS INSTRUMENTS INCORPORATED
发明人： Hashimoto, Masashi , Hutter, Louis n. , Mahant-Shetti, Shivaling S.
IPC分类号： H01L27/118
CPC分类号： H01L27/11803 , Y10S257/901
摘要： A method for forming a gate array substrate contact and the contact resulting therefrom includes the steps of etching off polysilicon gate layers at the same time as cutting the polysilicon to form the gate array base cell (10). The method includes forming openings (40, 42, and 44) in the field oxide layer (34) and insulating layer (30) to connect a lead (46, 48, and 50) to the underlying substrate.
摘要翻译：一种用于形成栅阵列基板接触的方法和由其产生的接触包括以下步骤：在切割多晶硅的同时蚀刻多晶硅栅极层以形成栅阵列基电池（10）。该方法包括在场氧化物层（34）和绝缘层（30）中形成开口（40,42和44），以将引线（46,48和50）连接到下面的衬底。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式