专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2022197421A2 WIDE BANDGAP SEMICONDUCTOR DEVICE WITH SENSOR ELEMENT 审中-公开
公开(公告)号：WO2022197421A2
公开(公告)日：2022-09-22
申请号：PCT/US2022/017951
申请日：2022-02-25
申请人： WOLFSPEED, INC.
发明人： KIM, Joohyung , HAN, Kijeong , HARRINGTON, III, Thomas E. , VAN BRUNT, Edward Robert , RYU, Sei-Hyung
IPC分类号： H01L21/76 , H01L21/761 , H01L27/06 , H01L29/739 , H01L29/78 , H01L29/861 , H01L29/06 , H01L29/16 , H01L49/02 , H01L21/7602 , H01L21/7605 , H01L27/0629 , H01L28/20 , H01L29/0619 , H01L29/0692 , H01L29/1608 , H01L29/7395 , H01L29/7803 , H01L29/7804 , H01L29/7811 , H01L29/7815
摘要： Shielding techniques are used to provide an embedded sensor element such as a temperature sensing element on a wide bandgap power semiconductor device. A semiconductor device may include a drift layer and an embedded sensor element. The drift layer may be a wide bandgap semiconductor material. A shielding structure is provided in the drift layer below the embedded sensor element. The embedded sensor element may be provided between contacts that are in electrical contact with the shielding well. The distance between the contacts may be minimized. A noise reduction well may be provided between the contacts to further isolate the embedded sensor element from parasitic signals.

2. 发明申请

WO2015110362A1 INTEGRATED HIGH SIDE GATE DRIVER STRUCTURE AND CIRCUIT FOR DRIVING HIGH SIDE POWER TRANSISTORS 审中-公开
标题翻译：用于驱动高边功率晶体管的集成高边门驱动器结构和电路
公开(公告)号：WO2015110362A1
公开(公告)日：2015-07-30
申请号：PCT/EP2015/050798
申请日：2015-01-16
申请人： MERUS AUDIO APS
发明人： NIELSEN, Allan Nogueras , HØYERBY, Mikkel
IPC分类号： H01L21/8238 , H01L21/761 , H03F3/217
CPC分类号： H01L29/7816 , H01L21/761 , H01L21/823892 , H01L27/0629 , H01L29/1083 , H01L29/1087 , H01L29/78 , H03F3/2171 , H03F3/2173 , H03K17/687
摘要： The present invention relates to an integrated high side gate driver structure for driving a power transistor. The high side gate driver structure (411) comprises a semiconductor substrate comprising a first polarity semiconductor material in which a first well diffusion (426, 430) comprising a second polarity semiconductor material is formed. A peripheral outer wall (430) of the first well diffusion is abutted to the semiconductor substrate. A second well diffusion (427, 429), comprising first polarity semiconductor material, is arranged inside the first well diffusion such that an outer peripheral wall (429) of the second well diffusion is abutted to an inner peripheral wall (430) of the first well diffusion. The integrated high side gate driver structure further comprises a gate driver comprising a high side positive supply voltage port, a high side negative supply voltage port, a driver input and a driver output, wherein the gate driver comprises a transistor driver arranged in the second well diffusion (429) such that a control terminal of the transistor driver and an output terminal of the transistor driver is coupled to the driver input and the driver output, respectively; the integrated high side gate driver structure also comprises a first electrical connection between the first well diffusion and the high side negative supply voltage port and a second electrical connection between the second well diffusion and the high side negative supply voltage port.
摘要翻译：本发明涉及用于驱动功率晶体管的集成高边栅极驱动器结构。高侧栅极驱动器结构（411）包括包括第一极性半导体材料的半导体衬底，其中形成包括第二极性半导体材料的第一阱扩散（426,430）。第一阱扩散部的周边外壁（430）与半导体基板抵接。包括第一极性半导体材料的第二阱扩散（427,429）布置在第一阱扩散内部，使得第二阱扩散的外周壁（429）与第一阱扩散的内周壁（430）邻接，井扩散。集成高侧栅极驱动器结构还包括栅极驱动器，其包括高侧正电源电压端口，高侧负电源电压端口，驱动器输入端和驱动器输出端，其中栅极驱动器包括布置在第二阱中的晶体管驱动器扩散（429），使得晶体管驱动器的控制端子和晶体管驱动器的输出端子分别耦合到驱动器输入端和驱动器输出端; 集成的高侧栅极驱动器结构还包括第一阱扩散和高侧负电源电压端口之间的第一电连接以及第二阱扩散与高侧负电源电压端口之间的第二电连接。

3. 发明申请

WO2012118350A3 METHOD FOR N-DOPING GRAPHENE 审中-公开
标题翻译： N掺杂石墨烯的方法
公开(公告)号：WO2012118350A3
公开(公告)日：2012-10-26
申请号：PCT/KR2012001589
申请日：2012-03-02
申请人： UNIV SUNGKYUNKWAN RES & BUS , HONG BYUNG HEE , KIM EUN SEON
发明人： HONG BYUNG HEE , KIM EUN SEON
IPC分类号： C01B31/02 , H01L21/329 , H01L21/761
CPC分类号： H01L21/041 , B82Y30/00 , B82Y40/00 , C01B32/194 , H01L21/02527 , H01L21/0262 , H01L21/22 , H01L21/761 , H01L29/1606
摘要： The present invention provides a method for n-doping graphene, an n-doped graphene prepared thereby, and an element including the n-dope graphene, the method comprising: a step of growing the graphene on a substrate by supplying a reaction gas containing a carbon source and heat on the substrate and reacting same; and n-doping the graphene by means of a doping solution or a vapor containing an n-type dopant.
摘要翻译：本发明提供了一种用于n掺杂石墨烯的方法，由此制备的n掺杂石墨烯以及包括该n掺杂石墨烯的元件，所述方法包括：通过将包含石墨烯的反应气体碳源和基底上的热量并使其反应; 并借助掺杂溶液或含有n型掺杂剂的蒸气对石墨烯进行n掺杂。

4. 发明申请

WO2012110365A1 TRÄGERSUBSTRAT UND VERFAHREN ZUR HERSTELLUNG VON HALBLEITERCHIPS 审中-公开
标题翻译：承载基板及其制造方法半导体芯片
公开(公告)号：WO2012110365A1
公开(公告)日：2012-08-23
申请号：PCT/EP2012/052060
申请日：2012-02-07
申请人： OSRAM OPTO SEMICONDUCTORS GMBH , GÜNTHER, Ewald Karl Michael , PLÖSSL, Andreas , ZULL, Heribert , VEIT, Thomas , KÄMPF, Mathias , DENNEMARCK, Jens , BÖHM, Bernd , PERZLMAIER, Korbinian
发明人： GÜNTHER, Ewald Karl Michael , PLÖSSL, Andreas , ZULL, Heribert , VEIT, Thomas , KÄMPF, Mathias , DENNEMARCK, Jens , BÖHM, Bernd , PERZLMAIER, Korbinian
IPC分类号： H01L21/761 , H01L23/60 , H01L25/16 , H01L27/15 , H01L33/00 , H01L27/14 , H01L33/64 , H01L27/02
CPC分类号： H01L29/0607 , H01L23/60 , H01L25/167 , H01L27/0248 , H01L27/14 , H01L27/15 , H01L29/66128 , H01L33/0079 , H01L33/382 , H01L33/641 , H01L2224/48247 , H01L2224/49107 , H01L2224/73265
摘要： Es wird ein Trägersubstrat (10) für eine Halbleiterschichtenfolge angegeben, das eine erste Hauptfläche (11) und eine der ersten Hauptfläche gegenüberliegende zweite Hauptfläche (12) aufweist. Zwischen der ersten Hauptfläche und der zweiten Hauptfläche ist eine Diodenstruktur (2) ausgebildet, die die erste Hauptfläche von der zweiten Hauptfläche zumindest für eine Polarität einer elektrischen Spannung elektrisch isoliert. Weiterhin wird ein Verfahren zur Herstellung von Halbleiterchips (3) mit einem Trägersubstrat angegeben.
摘要翻译：它是为具有第一主表面（11）和具有相对的第二主表面（12）的第一主表面中的一个的半导体层序列的支撑基板（10）中指定。所述第一主表面，并且（2）形成的二极管结构的第二主表面之间，所述第二主表面的第一主表面电性绝缘的至少一种用于电动电压的极性。此外，用于制造半导体芯片（3）的方法设置有支撑衬底。

5. 发明申请

WO2011158647A1 半導体装置およびその製造方法审中-公开
标题翻译：半导体器件及其制造方法
公开(公告)号：WO2011158647A1
公开(公告)日：2011-12-22
申请号：PCT/JP2011/062550
申请日：2011-05-31
申请人：富士電機株式会社 , 豊田善昭 , 北村明夫
发明人：豊田　善昭 , 北村　明夫
IPC分类号： H01L21/8234 , H01L21/336 , H01L21/76 , H01L21/761 , H01L27/08 , H01L27/088 , H01L29/06 , H01L29/78
CPC分类号： H01L29/7803 , H01L21/02664 , H01L21/22 , H01L21/265 , H01L21/324 , H01L21/761 , H01L21/823481 , H01L21/823487 , H01L27/088 , H01L27/1207 , H01L29/0634 , H01L29/0878 , H01L29/1045 , H01L29/105 , H01L29/1095 , H01L29/66712 , H01L29/7802 , H01L29/7811 , H01L29/7813
摘要：　同一の半導体基板に、縦型超接合ＭＯＳＦＥＴ（１０１）と横型ＭＯＳＦＥＴ（１０２）とが集積されている。横型ＭＯＳＦＥＴ（１０２）は、ｎ埋め込み分離層（１５）およびｎ拡散分離層（１６）によって、縦型超接合ＭＯＳＦＥＴ（１０１）と電気的に分離されている。横型ＭＯＳＦＥＴ（１０２）は、ｎ埋め込み分離層（１５）およびｎ拡散分離層（１６）に囲まれたｎ - 半導体層（２）に形成されるｐウェル領域（１７）と、ｐウェル領域（１７）に形成されるｎソース領域（１８）およびｎドレイン領域（１９）と、ｐウェル領域（１７）の、ｎソース領域（１８）とｎドレイン領域（１９）とに挟まれた部分を覆うゲート電極（２１）とからなる。ｎ埋め込み分離層（１５）は縦型超接合ＭＯＳＦＥＴ（１０１）のｎ層（３）と同時に形成されるので、コストを低減することができる。また、ｎ埋め込み分離層（１５）によって素子間の寄生動作を抑制することができる。
摘要翻译：垂直超结MOSFET（101）和横向MOSFET（102）集成在相同的半导体衬底上。横向MOSFET（102）通过n型掩埋隔离层（15）和n型扩散隔离层（16）与垂直超结MOSFET（101）电隔离。横向MOSFET（102）由以下部分构成：p型阱区（17），其形成在被n型掩埋隔离层（15）包围的n型半导体层（2）中，n型阱区域型扩散隔离层（16）; 形成在p型阱区域（17）中的n型源极区（18）和n型漏极区（19）。以及覆盖在p型阱区域（17）中的n型源极区域（18）和n型漏极区域（19）之间的部分的栅电极（21）。由于同时形成垂直超结MOSFET（101）的n型掩埋隔离层（15）和n型层（3），因此可以降低成本。此外，可以通过n型掩埋隔离层（15）来抑制元件之间的寄生操作。

6. 发明申请

WO2011027473A1 ダイオード領域とＩＧＢＴ領域を有する半導体基板を備える半導体装置审中-公开
标题翻译：具有二极管区域和IGBT区域的半导体衬底的半导体器件
公开(公告)号：WO2011027473A1
公开(公告)日：2011-03-10
申请号：PCT/JP2009/065605
申请日：2009-09-07
申请人：トヨタ自動車株式会社 , 永岡達司 , 添野明高
发明人：永岡　達司 , 添野　明高
IPC分类号： H01L27/04 , H01L21/322 , H01L21/336 , H01L21/76 , H01L21/761 , H01L21/8234 , H01L27/06 , H01L27/08 , H01L27/088 , H01L29/739 , H01L29/78
CPC分类号： H01L21/761 , H01L27/0727 , H01L29/7397 , H01L29/861
摘要：　ダイオード領域とＩＧＢＴ領域が形成されている半導体基板を備える半導体装置を提供する。ダイオード領域とＩＧＢＴ領域の間には、半導体基板の上面からアノード領域の下端及びボディ領域の下端より深い深さまでの範囲に、ｐ型の分離領域が形成されている。カソード領域とコレクタ領域は互いに接している。カソード領域とコレクタ領域の境界が、分離領域の下に位置している。
摘要翻译：提供了一种半导体器件，其包括形成二极管区域和IGBT区域的半导体衬底。在二极管区域和IGBT区域之间形成从半导体衬底的上表面到比阳极区域的下端和身体区域的下端更深的深度的p型分离区域。阴极区域与集电极区域相邻。阴极区域和集电极区域之间的边界位于分离区域的下方。

7. 发明申请

WO2008090578A1 CHEMICAL AND/OR BIOMOLECULAR ANALYSIS INTEGRATED SYSTEM AND METHOD FOR MANUFACTURING THE SAME 审中-公开
标题翻译：化学和/或生物分析综合系统及其制造方法
公开(公告)号：WO2008090578A1
公开(公告)日：2008-07-31
申请号：PCT/IT2008/000021
申请日：2008-01-14
申请人： UNIVERSITA' DEGLI STUDI Dl ROMA ' , CAPUTO Domenico , DE CESARE Giampiero , NASCETTI Augusto , MANETTI Cesare
发明人： CAPUTO Domenico , DE CESARE Giampiero , NASCETTI Augusto , MANETTI Cesare
IPC分类号： G01N27/447 , C12Q1/68 , H01L21/761 , G01N30/95 , G01N30/74 , B01L3/00
CPC分类号： G01N27/44726 , B01L3/502707 , B01L7/52 , B01L2200/10 , B01L2300/0636 , B01L2300/0654 , B01L2300/1827 , B01L2400/0421 , G01N27/44791 , G01N30/6095 , G01N30/95 , H01L31/1055 , G01N30/74
摘要： The invention relates to an integrated system characterised in that it comprises a support, on a face of which a photo sensor is realised, and on that same face, or on the opposite face with respect to said photo sensor, it is positioned sample to be analysed, said photo sensor providing a current proportional to the luminous power emitted by chemiluminescent, bioluminescent or fluorescent samples, reading of photocurrent permitting a quantitative measurement of analysed sample, in case it is a fluorescent sample, or measures carried out by absorption, the system being illuminated by a suitable electromagnetic radiation (e.g. ultraviolet light). Said photo sensor provides a current proportional to the luminous power emitted by samples analysed, permitting a quantitative measurement of analyte. The invention further relates to a method for manufacturing the same system.
摘要翻译：本发明涉及一种集成系统，其特征在于，它包括一个支撑件，其表面上实现了光传感器，并且在相同的面上或相对于所述光传感器的相对面上，将样品定位为分析，所述光传感器提供与化学发光，生物发光或荧光样品发射的发光功率成比例的电流，读取光电流，允许对分析的样品进行定量测量，以防其为荧光样品，或通过吸收进行的测量被适当的电磁辐射（例如紫外线）照射。所述光传感器提供与分析的样品发射的发光功率成比例的电流，允许对分析物进行定量测量。本发明还涉及制造相同系统的方法。

8. 发明申请

WO2005117144A3 GATE DRIVER OUTPUT STAGE WITH BIAS CIRCUIT FOR HIGH AND WIDE OPERATING VOLTAGE RANGE 审中-公开
标题翻译：具有偏置电路的栅极驱动器输出级适用于高宽工作电压范围
公开(公告)号：WO2005117144A3
公开(公告)日：2007-01-25
申请号：PCT/US2005017273
申请日：2005-05-18
申请人： INT RECTIFIER CORP , JEONG JONG-DEOG
发明人： JEONG JONG-DEOG
IPC分类号： G05F1/10 , G05F3/02 , H01L21/761 , H01L27/092 , H01L31/113 , H03K19/003
CPC分类号： H03K19/00315 , H01L21/761 , H01L27/092
摘要： NEW ABSTRACT A simple, low cost, gate driver (20) and bias circuit (35) provides for a wider operating voltage range exceeding the normal component breakdown voltage of components such as NMOS and PMOS transistors ( M1-M3). A CMOS process with an epitaxial layer as bulk and p-type substrate is used to implement the circuit in this example.
摘要翻译：新摘要一个简单，低成本的栅极驱动器（20）和偏置电路（35）提供了一个更宽的工作电压范围，超过了NMOS和PMOS晶体管（M1-M3）等组件的正常组件击穿电压。在这个例子中，使用具有外延层作为体和p型衬底的CMOS工艺来实现电路。

9. 发明申请

WO2005079400A3 BURIED GUARD RING AND RADIATION HARDENED ISOLATION STRUCTURES AND FABRICATION METHODS 审中-公开
标题翻译： BURIED GUARD环和辐射硬化隔离结构和制造方法
公开(公告)号：WO2005079400A3
公开(公告)日：2005-12-15
申请号：PCT/US2005004740
申请日：2005-02-15
申请人： SILICON SPACE TECHNOLOGY CORP
发明人： MORRIS WESLEY H
IPC分类号： H01L21/336 , H01L21/74 , H01L21/761 , H01L23/06 , H01L27/092 , H01L29/76 , H01L29/94 , H01L31/062 , H01L31/113 , H01L31/119
CPC分类号： H01L29/66477 , H01L21/761 , H01L23/552 , H01L27/0921 , H01L29/1083 , H01L29/1087 , H01L2924/0002 , H01L2924/00
摘要： Semiconductor devices can be fabricated using conventional designs and process but including specialized structures to reduce or eliminate detrimental effects caused by various forms of radiation. Such semiconductor devices can include the one or more parasitic isolation devices and/or buried guard ring structures disclosed in the present application. The introduction of design and/or process steps to accommodate these novel structures is compatible with conventional CMOS fabrication processes, and can therefore be accomplished at relatively low cost and with relative simplicity.
摘要翻译：半导体器件可以使用常规设计和工艺制造，但包括专门的结构以减少或消除由各种形式的辐射引起的有害影响。这样的半导体器件可以包括在本申请中公开的一个或多个寄生隔离器件和/或掩埋保护环结构。适应这些新颖结构的设计和/或工艺步骤的引入与常规CMOS制造工艺兼容，因此可以以相对低的成本和相对简单的方式实现。

10. 发明申请

WO2005079400A2 BURIED GUARD RING AND RADIATION HARDENED ISOLATION STRUCTURES AND FABRICATION METHODS 审中-公开
标题翻译：埋藏式护环与辐射硬化隔离结构及制作方法
公开(公告)号：WO2005079400A2
公开(公告)日：2005-09-01
申请号：PCT/US2005/004740
申请日：2005-02-15
申请人： SILICON SPACE TECHNOLOGY CORPORATION
发明人： MORRIS, Wesley, H.
IPC分类号： H01L21/336 , H01L21/74 , H01L21/761 , H01L23/06 , H01L27/092 , H01L29/76 , H01L29/94 , H01L31/062 , H01L31/113 , H01L31/119
CPC分类号： H01L29/66477 , H01L21/761 , H01L23/552 , H01L27/0921 , H01L29/1083 , H01L29/1087 , H01L2924/0002 , H01L2924/00
摘要： Semiconductor devices can be fabricated using conventional designs and process but including specialized structures to reduce or eliminate detrimental effects caused by various forms of radiation. Such semiconductor devices can include the one or more parasitic isolation devices and/or buried guard ring structures disclosed in the present application. The introduction of design and/or process steps to accommodate these novel structures is compatible with conventional CMOS fabrication processes, and can therefore be accomplished at relatively low cost and with relative simplicity.
摘要翻译：半导体器件可以使用常规设计和工艺制造，但包括专用结构以减少或消除由各种形式的辐射引起的有害影响。这样的半导体器件可以包括在本申请中公开的一个或多个寄生隔离器件和/或掩埋的保护环结构。适应这些新颖结构的设计和/或工艺步骤的引入与常规CMOS制造工艺兼容，因此可以以相对低的成本和相对简单的方式实现。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式