专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011081052A1 ＬＳＩ，鉄道用フェールセーフＬＳＩ，電子装置，鉄道用電子装置审中-公开
标题翻译： LSI，用于铁路的FAIL-SAFE LSI，用于铁路的电子设备和电子设备
公开(公告)号：WO2011081052A1
公开(公告)日：2011-07-07
申请号：PCT/JP2010/072953
申请日：2010-12-21
申请人：株式会社日立製作所 , 中三川哲明 , 島村光太郎 , 作山秀夫 , 竹原剛
发明人：中三川　哲明 , 島村　光太郎 , 作山　秀夫 , 竹原　剛
IPC分类号： H01L21/822 , G06F11/18 , G06F15/78 , H01L21/82 , H01L27/04 , H03K19/007
CPC分类号： H03K19/0075 , G05B9/03 , G06F11/1641 , H01L23/49838 , H01L23/50 , H01L24/16 , H01L24/48 , H01L27/0207 , H01L27/11898 , H01L2027/11875 , H01L2027/11877 , H01L2027/11879 , H01L2224/16225 , H01L2224/48091 , H01L2224/48227 , H01L2924/00014 , H01L2924/01019 , H01L2924/181 , H01L2924/1815 , H01L2924/00012 , H01L2224/45099 , H01L2224/45015 , H01L2924/207
摘要：　従来のフェールセーフＬＳＩは、チップ内のプロセッサや比較回路の配置について言及されていたが、パッケージの信号ピン配置までは言及されていなかった。また、多様な周辺回路や高速な外部メモリへの対応も考慮されていなかった。　２つのプロセッサからの出力を照合して一本化された内部インタフェースを共通系内部バスに接続し、その共通系内部バスに複数の外部インタフェース回路を接続する。また、２つの系統に関する信号ピンをパッケージの対角に配置するともに、それらの間に共通系に関する信号ピンを配置するようにする。
摘要翻译：已经使用传统的故障安全LSI来将处理器和比较器放置在芯片中，但尚未用于封装信号引脚的放置。故障安全LSI对各种外围电路和高速存储器的适应性也没有被考虑。将来自两个处理器的输出匹配的集成内部接口连接到公共线内部总线，并且多个外部接口电路连接到公共线内部总线。此外，对应于两个系统的信号引脚设置在封装的相对角处，并且相应于公共线的信号引脚设置在它们之间。

2. 发明申请

WO2011091795A2 ELEKTRONISCHE SCHALTUNGSANORDNUNG ZUM VERARBEITEN VON BINÄREN EINGABEWERTEN 审中-公开
标题翻译：电子电路用于处理二进制输入值
公开(公告)号：WO2011091795A2
公开(公告)日：2011-08-04
申请号：PCT/DE2011/075009
申请日：2011-01-24
申请人： UNIVERSITÄT POTSDAM KÖRPERSCHAFT DES ÖFFENTLICHEN RECHTS , AUGUSTIN, Michael , GÖSSEL, Michael , BRANDENBURGISCHE TECHNISCHE UNIVERSITÄT COTTBUS , KRAEMER, Rolf
发明人： AUGUSTIN, Michael , GÖSSEL, Michael , KRAEMER, Rolf
CPC分类号： H03K19/00392 , H03K19/00338 , H03K19/0075 , H03K19/20
摘要： Elektronische Schaltungsanordnung zum Verarbeiten von binären Eingabewerten x ∈ X der Wortbreite n ( n > 1), mit einer ersten kombinatorischen Schaltungskomponente (31), die konfiguriert ist, die binären Eingabewerte x zu einem ersten binären Ausgabewert mit der Wortbreite a 1 ( a 1 ≥ 1) zu verarbeiten und am Ausgang der ersten kombinatorischen Schaltungskomponente (31), welcher mit einer Anzahl A 1 ( A 1 > 1) binärer Ausgänge gebildet ist, bereitzustellen, wobei gilt: A 1 ≥ a 1 , einer zweiten kombinatorischen Schaltungskomponente (32), die konfiguriert ist, die binären Eingabewerte x zu einem zweiten binären Ausgabewert zu verarbeiten, einer dritten kombinatorischen Schaltungskomponente (33), die konfiguriert ist, die binären Eingabewerte x zu einem dritten binären Ausgabewert zu verarbeiten, und einem Mehrheitsvoterelement (34), dessen Eingang zum Empfang des jeweiligen binären Ausgabewertes mit dem Ausgang der ersten, der zweiten und der dritten kombinatorischen Schaltungskomponente (31, 32, 33) verbunden ist und welches konfiguriert ist, in Abhängigkeit von den empfangenen binären Ausgabewerten an seinem Ausgang ein Mehrheitssignal bereitzustellen, wobei die zweite und die dritte kombinatorische Schaltungskomponente (32, 33) ausgelegt sind, bezüglich von Fehlern beim Verarbeiten der binären Eingabewerte x in der ersten kombinatorischen Schaltungskomponente (31) für den ersten binären Ausgabewert mit der Wortbreite a 1 binäre Eingabewerte einer echten nicht leeren Teilmenge X 1 der Menge der binären Eingabewerte X fehlertolerant und binäre Eingabewerte einer weiteren nicht leeren Teilmenge X 2 der Menge der binären Eingabewerte X , welche von der echten nicht leeren Teilmenge X 1 verschieden ist, nicht fehlertolerant zu verarbeiten.
摘要翻译：电子电路，用于二进制输入值x的处理？处理X，字长N（N> 1），利用该被配置成在第一组合电路部件（31），所述二进制输入值x到第一二进制输出值到字宽度a 1（1 = 1），并在所述第一输出其与多个二进制输出的图1（a 1> 1）提供，其中所形成的组合电路部件（31）：二进制输入值a 1 = 1，第二组合电路部件（32）被配置X 加工成被配置为将所述二进制输入值x处理到第三二进制输出值的第三组合电路部件（33）具有用于接收相应的二进制输出值的输出的输入的第二二进制输出值，以及一个Mehrheitsvoterelement（34）所述第一，第二和第三组合电路部件（31，32，33）被连接和设置在Abhängigkei配置吨在其输出端的大部分信号，其中所述第二和第三组合电路部件（32,33）被设计提供接收到的二进制输出值，相对于误差为第一二进制处理在第一组合电路部件（31）的二进制输入值x 输出值与字宽的真实非空子集X 1的二进制输入量的1个二进制输入值的值X容错和二进制输入值的二进制输入量的一个进一步的非空子集X 2值X，这是从真非空子集X 1不同不处理容错。

3. 发明申请

WO1995006908A1 STRONGLY FAIL-SAFE INTERFACE BASED ON CONCURRENT CHECKING 审中-公开
标题翻译：基于同时检查的强大的安全接口
公开(公告)号：WO1995006908A1
公开(公告)日：1995-03-09
申请号：PCT/GR1994000021
申请日：1994-09-02
申请人： SOFIA KOLONI LTD. , NICOLAIDIS, Michael
发明人： SOFIA KOLONI LTD.
IPC分类号： G06F11/08
CPC分类号： G06F11/0796 , G06F11/085 , H03K19/0075
摘要： The present invention relates to a fail-safe control interface including branches for providing signals having a safe state or a non-safe state. Each branch comprises inputs for receiving at least two binary control signals (Si, Si*); a source of a non-safe state (Fe) connectable through a basic chain of elements (14, 15) to an output (Oi) when the control signals realize a predetermined combination; a concurrent checker (17) providing an error detection signal (g1, g2) if the inputs of a pair of its inputs are at predetermined states; and means (14*) for providing a first input of said pair of inputs with a signal corresponding to the state of said output and the second input of said pair of inputs with a signal corresponding to the output of a duplicate chain of the basic chain, this duplicate chain reacting like the basic chain in response to the control signals.
摘要翻译：本发明涉及包括用于提供具有安全状态或非安全状态的信号的分支的故障安全控制接口。每个分支包括用于接收至少两个二进制控制信号（Si，Si *）的输入; 当控制信号实现预定组合时，通过元件（14,15）的基本链可连接到输出（Oi）的非安全状态（Fe）源; 如果一对其输入的输入处于预定状态，则提供错误检测信号（g1，g2）的并行检查器（17）以及用于通过对应于所述基本链的重复链的输出的信号来提供所述输入对的第一输入与所述输出的状态和所述输入对的所述第二输入的信号的装置（14 *），这个重复的链反应如基本链响应控制信号。

4. 发明申请

WO2016150859A1 SICHERHEITSSCHALTGERÄT ZUM FEHLERSICHEREN ABSCHALTEN EINER ELEKTRISCHEN LAST 审中-公开
标题翻译：安全控制装置故障保护切断电力负载
公开(公告)号：WO2016150859A1
公开(公告)日：2016-09-29
申请号：PCT/EP2016/055988
申请日：2016-03-18
申请人： PILZ GMBH & CO. KG
发明人： PULLMANN, Juergen , ZINSER, Christoph , SPATARO, Antonio , GIGER, Marco , SCHWENKEL, Hans
IPC分类号： H01H47/00 , H03K19/007
CPC分类号： H01H47/005 , G05B9/03 , H01H47/002 , H01H47/22 , H01H50/54 , H02H1/0007 , H02H3/20 , H03K19/0075
摘要： Ein Sicherheitsschaltgerät zum fehlersicheren Abschalten einer elektrischen Last (26a, 26b) besitzt einen Eingangsteil (44) zum Aufnehmen von zumindest einem sicherheitsrelevanten Eingangssignal, einen Logikteil (50) zum Verarbeiten des zumindest einen sicherheitsrelevanten Eingangssignals und einen Ausgangsteil (54), der eine Relaisspule (56) undeinen ersten Relaiskontakt (60.1), einen zweiten Relaiskontakt (62.1), einen dritten Relaiskontakt (60.2) und einen vierten Relaiskontakt (62.2) aufweist. Der erste und der zweite Relaiskontakt (60.1, 62.1) sind elektrisch in Reihe zueinander angeordnet. Der dritte und der vierte Relaiskontakt (60.2, 62.2) sind ebenfalls elektrisch in Reihe zueinander angeordnet. Der erste und der dritte Relaiskontakt (60.1, 60.2) sind mechanisch miteinander gekoppelt, um eine erste Gruppe (60) von zwangsgeführten Relaiskontakten zu bilden. Ebenso sind der zweite und vierte Relaiskontakt (62.1, 62.2) mechanisch miteinander gekoppelt, um eine zweite Gruppe (62) von zwangsgeführten Relaiskontakten zu bilden. Der Logikteil (50) steuert die erste Gruppe (60) und die zweite Gruppe (62) redundant an, um in Abhängigkeit von dem zumindest einen sicherheitsrelevanten Eingangssignal wahlweise einen Stromfluss zu der elektrischen Last (26a, 26b) zu ermöglichen oder fehlersicher zu unterbrechen. Die Relaisspule (56) ist mit der ersten Gruppe (60) und der zweiten Gruppe (62) von zwangsgeführten Relaiskontakten elektromagnetisch gekoppelt, so dass der Logikteil (50) die Relaiskontakte (60.1, 62.1, 60.2, 62.2) über die eine Relaisspule (56) gemeinsam ansteuern kann. Mechanisch können sich die Relaiskontakt (60.1, 60.2) der ersten Gruppe jedoch separat von den Relaiskontakten (62.1, 62.2) der zweiten Gruppe bewegen.
摘要翻译：用于电负载的故障安全关机（26A，26B），具有用于接收至少一个与安全相关的输入信号，逻辑部（50），用于处理所述至少一个安全相关的输入信号和输出部件（54）的输入构件（44）（一个继电器线圈的安全开关装置 56）和第一继电器触点（60.1），第二继电器触点（62.1），第三继电器触点（60.2）和第四继电器触点（62.2）具有。所述第一和第二继电器触点（60.1，62.1）以串联方式电布置成彼此。第三和第四继电器触点（60.2，62.2）也被布置彼此电串联。所述第一和第三继电器触点（60.1，60.2）机械地联接到彼此，以形成的强制导向继电器触点的第一组（60）。同样地，第二和第四继电器触点（62.1，62.2）机械地联接到彼此，以形成的强制导向继电器触点的第二组（62）。逻辑部（50）控制所述第一组（60）和多余的所述至少一个安全相关的输入信号的函数的第二组（62），任选地，一个电流流动到所述电负载（26A，26B），以允许或中断故障保护。继电器线圈（56）与所述第一组（60）和第二组（62）通过强制导向继电器触点电磁耦合，从而使逻辑部（50）通过一个继电器线圈的继电器触点（60.1，62.1，60.2，62.2）（56 ）可以一起操作。然而，第一组的机械继电器触点（60.1，60.2）可以是从所述继电器触点（62.1，62.2）分开来移动第二组。

5. 发明申请

WO2002093746A1 LOGIC CIRCUIT WITH SINGLE EVENT UPSET IMMUNITY 审中-公开
标题翻译：具有单一事件的逻辑电路免疫
公开(公告)号：WO2002093746A1
公开(公告)日：2002-11-21
申请号：PCT/US2002/014932
申请日：2002-05-08
申请人： BAE SYSTEMS INFORMATION AND ELECTRONIC SYSTEMS INTEGRATION, INC. , KNOWLES, Kenneth, R.
发明人： KNOWLES, Kenneth, R.
IPC分类号： H03K19/003
CPC分类号： H03K19/00338 , H03K19/0075
摘要： An SEU immune logic architecture includes a dual path logic gate coupled to a dual to single path converter. A first and a second logic element within the dual path logic gate are functionally and possibly structurally equivalent, and are coupled to receive input signals spanning redundant input signal sets. A given logic structure within the first logic element may receive specified input signals within a particular input signal set, while an analogous logic structure within the second logic element may receive corresponding input signals within the counterpart input signal set. A radiation induced transient pulse that affects one input signal may affect an output signal asserted by one logic structure; however, since the transient pulse doesn't affect a corresponding input signal applied to the analogous logic structure, the dual path logic gate may output at least one correctly valued signal when a transient pulse occurs. The dual to single path converter is coupled to receive signals output by the dual path logic gate. In the event that a transient signal appears at an input of the dual to single path converter, a current path may be interrupted, and a correct output signal value is maintained as a result of stray capacitance present at an output node.
摘要翻译： SEU免疫逻辑架构包括耦合到双路到单路径转换器的双通路逻辑门。双路径逻辑门中的第一和第二逻辑元件在功能上和可能的结构上等效，并被耦合以接收跨越冗余输入信号组的输入信号。第一逻辑元件内的给定逻辑结构可接收特定输入信号组内的指定输入信号，而第二逻辑元件内的类似逻辑结构可以接收对方输入信号组内的对应输入信号。影响一个输入信号的辐射诱发瞬态脉冲可能会影响由一个逻辑结构声明的输出信号; 然而，由于瞬态脉冲不影响施加到类似逻辑结构的相应输入信号，所以当出现瞬态脉冲时，双通道逻辑门可以输出至少一个正确值的信号。双通道到单路径转换器被耦合以接收由双通路逻辑门输出的信号。在双路到单路转换器的输入处出现瞬态信号的情况下，可能会中断电流路径，并且由于存在于输出节点处的寄生电容，维持正确的输出信号值。

6. 发明申请

WO2014090849A1 CIRCUIT ELECTRIQUE REDONDE DE COUPURE DE L'ALIMENTATION ELECTRIQUE D'UN EQUIPEMENT 审中-公开
标题翻译：用于将电源切断到设备的一部分的冗余电路
公开(公告)号：WO2014090849A1
公开(公告)日：2014-06-19
申请号：PCT/EP2013/076170
申请日：2013-12-11
申请人： SAGEM DEFENSE SECURITE
发明人： COURTEILLE, Jean-Marie , VALETTE, Patrick , GUILLOT, François , SCHINDLER, Sonia
IPC分类号： B64D31/00 , H03K19/007
CPC分类号： G05F1/56 , H03K19/0075
摘要： L'invention concerne un circuit électrique adapté pour commander une alimentation électrique d'un équipement électrique, le circuit électrique comprenant un équipement électrique et une source de tension d'alimentation, et ayant en outre pour entrées au moins deux signaux électriques discrets dont les valeurs conditionnent la coupure de l'alimentation électrique de l'équipement, le circuit étant caractérisé en ce qu'il comprend en outre : - un module de comparaison redondée des signaux électriques discrets, comprenant deux branches de comparaison desdits signaux, en parallèle l'une de l'autre, chaque branche étant adaptée pour fournir en sortie un signal de commande représentatif de chacune des comparaisons desdits signaux électriques discrets, et - un premier module de coupure de l'alimentation électrique de l'équipement électrique comprenant deux interrupteurs en série, chacun étant commandé respectivement par l'un des deux signaux de commande. L'invention concerne également un système d'acquisition, de traitement et de communication de données avioniques embarqué dans un aéronef, comprenant un tel circuit électrique.
摘要翻译：本发明涉及一种设计用于控制一个电气设备的电源的电路，该电路包括一个电气设备和一个电源电压源，并且还具有作为输入的至少两个离散电信号所述值使所述设备的电源断开，所述电路的特征在于，其还包括： - 用于所述离散电信号的冗余比较的模块，包括用于比较所述信号的两个分支，与一个另一方面，每个分支被设计成在输出端提供代表所述离散电信号的每个比较的控制信号;以及 - 第一模块，用于切断包括两个串联的开关的电气设备的电源，分别由两个控制信号中的一个控制。本发明还涉及一种用于获取，处理和传送安装在飞行器中的航空电子数据的系统，包括这种电路。

7. 发明申请

WO2011091795A3 ELECTRONIC CIRCUIT ARRANGEMENT FOR PROCESSING BINARY INPUT VALUES 审中-公开
标题翻译：处理二进制输入值的电子电路安排
公开(公告)号：WO2011091795A3
公开(公告)日：2011-10-13
申请号：PCT/DE2011075009
申请日：2011-01-24
申请人： UNIV POTSDAM KOERPERSCHAFT DES OEFFENTLICHEN RECHTS , AUGUSTIN MICHAEL , GOESSEL MICHAEL , BRANDENBURGISCHE TECH UNI COTTBUS , KRAEMER ROLF
发明人： AUGUSTIN MICHAEL , GOESSEL MICHAEL , KRAEMER ROLF
IPC分类号： H03K19/003 , H03K19/007
CPC分类号： H03K19/00392 , H03K19/00338 , H03K19/0075 , H03K19/20
摘要： The invention relates to an electronic circuit arrangement for processing binary input values x ? X of the word length n (n > 1), comprising a first combinatorial circuit component (31), which is configured to process the binary input values x into a first binary output value having the word length a 1 (a 1 = 1) and to provide said first binary output value at the output of the first combinatorial circuit component (31), said output having a number A 1 (A 1 > 1) of binary outputs, wherein: A 1 = a 1 , a second combinatorial circuit component (32), which is configured to process the binary input values x into a second binary output value, a third combinatorial circuit component (33), which is configured to process the binary input values x into a third binary output value, and a majority voting element (34), the input of which is connected to the output of the first, the second, and the third combinatorial circuit components (31, 32, 33) in order to receive the respective binary output value and which is configured to provide a majority signal at the output of the majority voting element according to the received binary output values, wherein the second and the third combinatorial circuit components (32, 33) are designed, in regard to faults in the processing of the binary input values x in the first combinatorial circuit component (31) for the first binary output value having the word length a 1 , to process binary input values of a real non-empty subset X 1 of the set of the binary input values X in a fault-tolerant manner and to process binary input values of a further non-empty subset X 2 of the set of the binary input values X that is different from the real non-empty subset X 1 in a non-fault-tolerant manner.
摘要翻译：用于处理二进制输入值x的电子电路？处理X，字长N（N> 1），利用该被配置成在第一组合电路部件（31），所述二进制输入值x到第一二进制输出值到字宽度a 1（1 = 1），并在所述第一输出其与多个二进制输出的图1（a 1> 1）提供，其中所形成的组合电路部件（31）：二进制输入值a 1 = 1，第二组合电路部件（32）被配置X 加工成被配置为将所述二进制输入值x处理到第三二进制输出值的第三组合电路部件（33）具有用于接收相应的二进制输出值的输出的输入的第二二进制输出值，以及一个Mehrheitsvoterelement（34）第一，第二和第三组合电路部件（31,32,33）并且被配置为功能吨在其输出端的大部分信号，其中所述第二和第三组合电路部件（32,33）被设计提供接收到的二进制输出值，相对于误差为第一二进制处理在第一组合电路部件（31）的二进制输入值x 输出值与字宽的真实非空子集X 1的二进制输入量的1个二进制输入值的值X容错和二进制输入值的二进制输入量的一个进一步的非空子集X 2值X，这是从真非空子集X 1不同，而不是容错过程。

8. 发明申请

WO2010013587A1 半導体集積回路审中-公开
标题翻译：半导体集成电路
公开(公告)号：WO2010013587A1
公开(公告)日：2010-02-04
申请号：PCT/JP2009/062409
申请日：2009-07-08
申请人：日本電気株式会社 , 亀田義男 , 水野正之
发明人：亀田　義男 , 水野　正之
IPC分类号： H03K19/003 , H03K19/00
CPC分类号： H03K19/0075
摘要：　論理回路が二重化された半導体集積回路において、各論理回路の出力値が一致しているか否かの比較結果を出力する比較回路を備える。各論理回路が備える記憶回路には、第１の周期と第２の周期とを交互に繰り返す信号であり、それぞれの第１の周期の開始が一致し、かつ第２の周期の終了が一致するクロック信号を供給する。これらのクロック信号は、少なくとも一つが第１の周期と第２の周期とが異なる長さであり、少なくとも一つが他のクロック信号と異なる信号パターンとする。
摘要翻译：其逻辑电路是双工的半导体集成电路设置有比较电路，用于输出每个逻辑电路的输出值是否彼此匹配的比较结果。每个逻辑电路的存储电路被提供有交替地重复第一周期和第二周期的时钟信号，并且每个时钟信号的第一周期的开始彼此匹配并且其第二周期的结束相互匹配。在时钟信号中，至少一个时钟信号在第一周期和第二周期中具有不同的长度，并且至少一个时钟信号具有与其它时钟信号的信号模式不同的信号模式。

9. 发明申请

WO2008061915A3 RADIATION-PROTECTED INTEGRATED CIRCUIT 审中-公开
标题翻译：辐射防护集成电路
公开(公告)号：WO2008061915A3
公开(公告)日：2008-09-18
申请号：PCT/EP2007062257
申请日：2007-11-13
申请人： IHP GMBH , SCHOOF GUNTER , KRAEMER ROLF
发明人： SCHOOF GUNTER , KRAEMER ROLF
IPC分类号： H03K19/003 , H03K19/007
CPC分类号： H03K19/0033 , H03K19/00392 , H03K19/0075
摘要： The invention relates to an electric circuit comprising a first circuit section (SAa) that is provided with first switching means (SA) which are designed to limit power consumption of the first circuit section in reaction to the occurrence of a single event effect in the first circuit section (SAa).
摘要翻译：本发明涉及一种具有设置在所述第一转换装置的第一电路部分（SAA）（SA），其适合于响应于在所述第一电路部分（SAA），的电流消耗的单个事件效应的发生的电路以限制所述第一电路部分。

10. 发明申请

WO2013057707A1 A METHOD AND CIRCUIT STRUCTURE FOR SUPPRESSING SINGLE EVENT TRANSIENTS OR GLITCHES IN DIGITAL ELECTRONIC CIRCUITS 审中-公开
标题翻译：用于在数字电子电路中抑制单个事件瞬态或跳变的方法和电路结构
公开(公告)号：WO2013057707A1
公开(公告)日：2013-04-25
申请号：PCT/IB2012/055738
申请日：2012-10-19
申请人： NELSON MANDELA METROPOLITAN UNIVERSITY
发明人： SMITH, Farouk
IPC分类号： H03K19/20 , H03K19/007 , H03K19/003 , G06F11/14 , G06F11/07
CPC分类号： H03K19/00346 , G01R31/31816 , H03K19/0008 , H03K19/0033 , H03K19/0075
摘要： A circuit structure (200) for suppressing single event transients (SETs) or glitches in digital electronic circuits is provided. The circuit structure includes a first input (100) which receives an output of a digital electronic circuit (A), a second input (100') which receives a redundant or duplicated output of the digital electronic circuit (Α'), and two sub-circuits (102, 106) that each receive the inputs and have one output. One of the sub-circuits is insensitive to a change in the value of one of its inputs when the inputs are in a first logic state and the other sub-circuit is insensitive to a change in the value of one of the inputs when the inputs are in a second, inverted logic state. The sub- circuit outputs are input into a two-input multiplexer (202) which has its output (204) connected to its selection port (SEL), and the sub-circuits are arranged so that the sub-circuit which is insensitive to a change in the value of one of its inputs is selected whenever the output of the multiplexer changes. The multiplexer output (204) is provided as a final output in which SETs and glitches have been suppressed.
摘要翻译：提供了用于抑制数字电子电路中的单事件瞬变（SET）或毛刺的电路结构（200）。电路结构包括接收数字电子电路（A）的输出的第一输入（100），接收数字电子电路（Alpha'）的冗余或复制输出的第二输入（100'），以及两个子 - 电路（102,106），每个接收输入并具有一个输出。当输入处于第一逻辑状态时，其中一个子电路对其输入之一的值的变化不敏感，另一个子电路对输入之一的值的变化不敏感时处于第二个反转逻辑状态。子电路输出被输入到其输出（204）连接到其选择端口（SEL）的双输入多路复用器（202）中，并且子电路被布置成使得对一个不敏感的子电路每当多路复用器的输出变化时，选择其输入之一的值的变化。复用器输出（204）被提供为其中已经抑制了集合和毛刺的最终输出。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式