专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012082956A3 METHODS FOR METAL PLATING AND RELATED DEVICES 审中-公开
标题翻译：金属镀层及相关装置的方法
公开(公告)号：WO2012082956A3
公开(公告)日：2012-10-11
申请号：PCT/US2011064997
申请日：2011-12-14
申请人： SKYWORKS SOLUTIONS INC , SHEN HONG
发明人： SHEN HONG
IPC分类号： H01L21/28
CPC分类号： H01L23/5286 , C23C18/1651 , C23C18/1653 , C23C18/1879 , C23C18/32 , C23C18/38 , C23C18/42 , C23C18/50 , H01L21/288 , H01L21/76873 , H01L21/76874 , H01L21/76898 , H01L2221/1089 , H01L2924/0002 , H01L2924/00
摘要： Methods for plating metal over features of a semiconductor wafer and devices that can be formed by these methods are disclosed. One such method includes forming a barrier layer over the substrate using electroless plating and forming a copper layer over the barrier layer. In some implementations, the semiconductor wafer is a GaAs wafer. Alternatively or additionally, the feature over which metal is plated can be a through-wafer via. In some implementations, a seed layer over the barrier layer can be formed using electroless plating.
摘要翻译：公开了通过这些方法形成的可以形成半导体晶片的特征的金属镀覆方法和装置。一种这样的方法包括使用化学镀在衬底上形成阻挡层，并在阻挡层上形成铜层。在一些实施方案中，半导体晶片是GaAs晶片。或者或另外，金属镀覆的特征可以是贯通晶片通孔。在一些实施方案中，阻挡层上的种子层可以使用无电镀形成。

2. 发明申请

WO2009001896A1 成膜方法および処理システム审中-公开
标题翻译：电镀方法和处理系统
公开(公告)号：WO2009001896A1
公开(公告)日：2008-12-31
申请号：PCT/JP2008/061645
申请日：2008-06-26
申请人：東京エレクトロン株式会社 , 池田太郎 , 若林哲 , 成嶋健索 , 波多野達夫 , 水澤寧 , 横山敦 , 佐久間隆
发明人：池田太郎 , 若林哲 , 成嶋健索 , 波多野達夫 , 水澤寧 , 横山敦 , 佐久間隆
IPC分类号： H01L21/28 , C23C16/14 , H01L21/285 , H01L21/288 , H01L21/3205 , H01L23/52
CPC分类号： H01L23/53238 , C23C14/18 , C23C16/045 , C23C16/06 , H01L21/28556 , H01L21/76843 , H01L21/76873 , H01L2221/1089 , H01L2924/0002 , H01L2924/09701 , H01L2924/00
摘要：　凹部（６）を有する絶縁層（４）が表面に形成された被処理体（Ｗ）に対して薄膜を形成する成膜方法が開示される。凹部内の表面を含む被処理体の表面にＴｉ含有バリヤ層（１２）を形成するバリヤ層形成工程と、バリヤ層上にＲｕを含有シード層（１６）をＣＶＤにより形成するシード層形成工程と、シード層上にＣｕ含有補助シード層（１６４）をスパッタリングにより形成する補助シード層形成工程とを順次実行する。これにより、被処理体全面にわたって、線幅またはホール径が小さな凹部あるいは高アスペクト比の凹部に対して十分な埋め込みを行うことが可能となる。
摘要翻译：公开了一种在其表面上形成有凹部（6）的绝缘层（4）的处理对象（W）上形成薄膜的成膜方法。在成膜方法中，依次执行阻挡层形成工序，在包含凹部的表面的处理对象物的表面上形成含Ti势垒层（12），种子层形成工序形成含Ru的阻挡层种子层（16），并且通过溅射在种子层上形成含Cu辅助种子层（164）的辅助晶种层形成步骤。因此，在处理对象的整个表面上，可以在具有小线宽度或孔直径的凹部或具有高纵横比的凹部中的任一个上形成足够的填充。

3. 发明申请

WO2008084867A1 半導体装置及びその製造方法审中-公开
标题翻译：用于制造半导体器件的半导体器件和工艺
公开(公告)号：WO2008084867A1
公开(公告)日：2008-07-17
申请号：PCT/JP2008/050309
申请日：2008-01-08
申请人：日本電気株式会社 , 田上政由 , 林喜宏 , 多田宗弘 , 小野寺貴弘 , 古武直也 , 植木誠 , 天野真理
发明人：田上政由 , 林喜宏 , 多田宗弘 , 小野寺貴弘 , 古武直也 , 植木誠 , 天野真理
IPC分类号： H01L21/3205 , H01L21/768 , H01L23/52
CPC分类号： H01L21/76843 , H01L21/2855 , H01L21/7684 , H01L21/76844 , H01L21/76846 , H01L21/76858 , H01L21/76873 , H01L23/53238 , H01L2221/1089 , H01L2924/0002 , H01L2924/00
摘要：　絶縁膜中の所定の領域に形成された銅配線膜と、ライナー膜と、高融点金属膜とを有する多層配線を備えた半導体装置である。銅配線膜は多結晶であり、多結晶を構成する結晶粒のうち、単位配線表面において４０％以上の面積を占める結晶粒が基板厚さ方向において（１１１）方位へ配向しており、貴金属ライナー膜との結晶整合性を有する。高融点金属膜がＴｉであり、貴金属ライナー膜がＲｕ膜の場合、高融点金属のＴｉがＲｕ中に固溶されて貴金属ライナーとなり、Ｃｕ拡散バリア性とＣｕ結晶整合性を両立した銅配線が形成される。
摘要翻译：本发明提供一种包括多层布线的半导体器件，所述多层布线包括设置在绝缘膜中的预定区域中的铜布线膜，衬垫膜和高熔点金属膜。铜布线膜是多晶的。在构成多晶的晶粒中，占单位布线面的40％以上的晶粒在基板厚度方向上以（111）取向取向，并且铜布线膜与贵金属衬垫膜具有晶体匹配。当高熔点金属膜由Ti形成并且贵金属衬垫膜是Ru膜时，作为高熔点金属的Ti溶解在Ru中的固溶体中以构成贵金属衬垫，由此铜布线，可以同时实现铜扩散阻挡性能和Cu晶体匹配。

4. 发明申请

WO2007117802A8 METHOD FOR INTEGRATING A CONFORMAL RUTHENIUM LAYER INTO COPPER METALLIZATION OF HIGH ASPECT RATIO FEATURES 审中-公开
标题翻译：将一致的RUMENIUM层合并成高比例特征的铜金属化的方法
公开(公告)号：WO2007117802A8
公开(公告)日：2008-03-06
申请号：PCT/US2007063570
申请日：2007-03-08
申请人： TOKYO ELECTRON LTD , TOKYO ELECTRON AMERICA INC , SUZUKI KENJI
发明人： SUZUKI KENJI
IPC分类号： H01L21/768
CPC分类号： H01L21/76843 , C23C16/16 , H01L21/28556 , H01L21/76805 , H01L21/76844 , H01L21/76873 , H01L2221/1089
摘要： A method of integrated processing of a patterned substrate (400, 600) for copper metallization. The method includes providing the patterned substrate (400, 600) containing a via (426, 626) and a trench (424, 624) in a vacuum processing tool (300), and performing an integrated process on the patterned substrate (400, 600) in the vacuum processing tool (300) by depositing a first metal-containing layer (428, 628) over the patterned substrate (400, 600), removing by sputter etching the first metal-containing layer (428, 628) from the bottom (426b, 626b) of the via (426, 626) and at least partially removing the first metal-containing layer (428, 628) from the bottom (424b, 624b) of the trench (424,624), depositing a conformal Ru layer (432, 632) onto the sputter etched first metal-containing layer (428a, 628a), depositing a non-conformal Cu layer (434,634) on the conformal Ru layer (432), and plating Cu (436, 636) over the patterned substrate (400, 600). According to one embodiment of the invention, the method can further include depositing a second metal-containing layer (430) onto the sputter etched first metal-containing layer (428a) prior to depositing the conformal Ru layer (432).
摘要翻译：一种用于铜金属化的图案化衬底（400,600）的集成处理方法。该方法包括在真空处理工具（300）中提供包含通孔（426,626）和沟槽（424,624）的图案化衬底（400,600），并且在图案化衬底（400,600）上执行集成处理）通过在图案化的衬底（400,600）上沉积第一含金属层（428,628），通过从底部溅射蚀刻第一含金属层（428,628）而去除真空处理工具（300）（426,626）的至少一部分（426b，626b），并且从沟槽（424,624）的底部（424b，624b）至少部分去除第一含金属层（428,628），沉积共形Ru层（在所述溅射蚀刻的第一含金属层（428a，628a）上沉积在所述共形Ru层（432）上沉积非共形Cu层（434,634）并在所述图案化衬底上镀覆Cu（436,636）（400,600）。根据本发明的一个实施例，所述方法还可以包括在沉积所述共形Ru层（432）之前，在溅射蚀刻的第一含金属层（428a）上沉积第二含金属层（430）。

5. 发明申请

WO2008016004A1 成膜方法、成膜装置、コンピュータプログラム及び記憶媒体审中-公开
标题翻译：电影形成方法，电影制作装置，计算机程序和存储介质
公开(公告)号：WO2008016004A1
公开(公告)日：2008-02-07
申请号：PCT/JP2007/064891
申请日：2007-07-30
申请人：東京エレクトロン株式会社 , 池田太郎 , 水澤寧 , 佐久間隆 , 横山敦 , 波多野達夫
发明人：池田太郎 , 水澤寧 , 佐久間隆 , 横山敦 , 波多野達夫
IPC分类号： H01L21/768 , C23C14/06 , H01L21/285 , H01L21/3205 , H01L23/52
CPC分类号： C23C14/046 , C23C14/021 , C23C14/024 , C23C14/025 , H01L21/2855 , H01L21/76805 , H01L21/76844 , H01L21/76846 , H01L21/76873 , H01L23/53238 , H01L2221/1089 , H01L2924/0002 , H01L2924/09701 , H01L2924/00
摘要：　バリヤ層や補助シード膜等の成膜プロセス条件を適切に選択して凹部の底部を削り取り、削り込み窪み部の底部の電気抵抗上昇の原因となる層を取り除きつつ側面や上面に薄膜を形成することが可能な成膜方法を提供する。　処理容器３４内で金属ターゲット７８をイオン化させて金属イオンを含む金属粒子を発生させ、載置台４４上に載置した被処理体Ｗにバイアス電力により金属粒子を引き込んで表面に凹部５が形成されている被処理体の表面に薄膜を形成する。被処理体の凹部の最下層の底部を削って削り込み窪み部１２を形成しつつ凹部内の表面を含む被処理体の表面全体に第１の金属を含むバリヤ層１０を形成する（バリヤ層形成工程）。　次に削り込み窪み部の底部を更に削って凹部内の表面を含む被処理体の表面に第２の金属を含むメッキ用の補助シード膜１４Ａを形成する（補助シード膜形成工程）。
摘要翻译：本发明提供一种成膜方法，包括适当选择用于形成诸如阻挡层或辅助种子膜的膜的工艺条件，在工艺条件下切除凹部的底部，并形成薄膜同时去除在剃削的凹部的底部中导致电阻上升的层。金属靶（78）在处理容器（34）内被电离以产生含金属离子的金属颗粒，金属颗粒通过偏置电力被吸入安装在安装台（44）上的物体（W）中，形成在物体表面上形成有在其表面上形成的凹部（5）的薄膜。虽然在物体的凹部中的最下层的底部被剃刮以形成被剃光的凹部（12），但是在物体上的包括表面内的整个表面上形成有第一含金属阻挡层（10）凹部（阻挡层形成工序）。接下来，将被切削的凹部的底部进一步刮削，并且在包括凹部内的表面（辅助种子膜形成步骤）的表面上的物体上形成用于镀覆的第二含金属辅助种子膜（14A）。

6. 发明申请

WO03009360B1 METHOD AND APPARATUS FOR DEPOSITING TUNGSTEN AFTER SURFACE TREATMENT TO IMPROVE FILM CHARACTERISTICS 审中-公开
标题翻译：表面处理后沉积钨铁的方法和装置，以改善膜片特性
公开(公告)号：WO03009360B1
公开(公告)日：2003-12-04
申请号：PCT/US0222487
申请日：2002-07-16
申请人： APPLIED MATERIALS INC , BYUN JEONG SOO
发明人： BYUN JEONG SOO
IPC分类号： C23C16/14 , C23C16/44 , C23C16/455 , H01L21/28 , H01L21/285 , H01L21/768
CPC分类号： C23C16/45525 , C23C16/0281 , C23C16/14 , C23C16/45529 , H01L21/28562 , H01L21/76843 , H01L21/76876 , H01L21/76877 , H01L2221/1089
摘要： A method and system to form a refractory metal layer over a substrate includes introduction of a reductant, such as PH3 or B2H6, followed by introduction of a tungsten containing compound, such as WF6, to form a tungsten layer. It is believed that the reductant reduces the fluorine content of the tungsten layer while improving the step coverage and resistivity of the tungsten layer. It is believed that the improved characteristics of the tungsten film are attributable to the chemical affinity between the reductants and the tungsten containing compound. The chemical affinity provides better surface mobility of the adsorbed chemical species and better reduction of WF6 at the nucleation stage of the tungsten layer. The method can further include sequentially introducing a reductant, such as PH3 or B2H6, and a tungsten containing compound to deposit a tungsten layer. The formed tungsten layer can be used as a nucleation layer followed by bulk deposition of a tungsten layer utilizing standard CVD techniques. Alternatively, the formed tungsten layer can be used to fill an aperture.
摘要翻译：在衬底上形成难熔金属层的方法和系统包括引入还原剂如PH3或B2H6，然后引入含钨化合物如WF 6，形成钨层。据信，还原剂降低了钨层的氟含量，同时改善了钨层的阶梯覆盖和电阻率。据信，钨膜的改进的特性可归因于还原剂和含钨化合物之间的化学亲和力。化学亲和性提供吸附的化学物质的更好的表面迁移率，并且在钨层的成核阶段更好地还原WF6。该方法可以进一步包括顺序地引入还原剂，例如PH 3或B 2 H 6，以及含钨化合物以沉积钨层。形成的钨层可以用作成核层，随后使用标准CVD技术大量沉积钨层。或者，形成的钨层可用于填充孔。

7. 发明申请

WO03072853A3 APPARATUS WITH PROCESSING STATIONS FOR MANUALLY AND AUTOMATICALLY PROCESSING MICROELECTRONIC WORKPIECES 审中-公开
标题翻译：用于手工和自动处理微电子工作的处理站的装置
公开(公告)号：WO03072853A3
公开(公告)日：2003-10-16
申请号：PCT/US0305063
申请日：2003-02-21
申请人： SEMITOOL INC , HARRIS RANDY , WOODRUFF DANIEL J
发明人： HARRIS RANDY , WOODRUFF DANIEL J
IPC分类号： C25D7/12 , C25D17/00 , H01L21/677 , H01L21/768 , C25B9/00 , C25C7/00 , C25D5/00 , C25D5/50 , C25D11/32 , C25F3/00
CPC分类号： H01L21/76843 , C25D7/123 , C25D17/001 , H01L21/67766 , H01L21/76868 , H01L21/76873 , H01L21/76874 , H01L2221/1089
摘要： A method and apparatus (100) for manually and automatically processing microelectronic workpieces (114). The apparatus can include a tool having a plurality of processing stations (150), all of which are manually accessible to a user, and an input/output station (110) configured to support at least one microelectronic workpiece for automatic transfer to and from the processing stations. A transfer device (130) is positioned proximate to the input/output station and the processing stations and is configured to automatically transfer microelectronic workpieces between the input/output station and the processing stations. The apparatus can be used for both manual and automatic processing of microelectronic workpieces, either sequentially or simultaneously. The processing stations can be configured to perform on the microelectronic workpiece functions such as material application, material removal, seed layer enhancement, rinsing, drying, annealing, baking, and metrology.
摘要翻译：一种用于手动和自动处理微电子工件（114）的方法和装置（100）。该设备可以包括具有多个处理站（150）的工具，所有这些处理站都可以由用户手动访问;以及输入/输出站（110），被配置为支持至少一个微电子工件，用于自动传送到加工站。传送设备（130）被定位成靠近输入/输出站和处理站并被配置为在输入/输出站和处理站之间自动传送微电子工件。该装置可以顺序地或同时地用于微电子工件的手动和自动处理。处理站可以被配置为执行微电子工件的功能，例如材料应用，材料去除，种子层增强，漂洗，干燥，退火，烘烤和计量。

8. 发明申请

WO0217388A3 METHOD OF IMPROVING THE ADHESION OF COPPER 审中-公开
标题翻译：提高铜粘附性的方法
公开(公告)号：WO0217388A3
公开(公告)日：2002-10-10
申请号：PCT/US0141836
申请日：2001-08-21
申请人： APPLIED MATERIALS INC
发明人： MANDREKAR TUSHAR
IPC分类号： H01L21/285 , H01L21/768 , H01L23/532
CPC分类号： H01L21/76873 , H01L21/28556 , H01L21/76843 , H01L21/76876 , H01L23/53238 , H01L2221/1089 , H01L2924/0002 , H01L2924/12044 , H01L2924/3011 , H01L2924/00
摘要： The present invention provides a method of improving the adhesion of a copper layer to a barrier layer on a substrate. After deposition of a barrier layer, such as TiN, an amorphous silicon layer is deposited by striking a plasma over the substrate using a silicon source gas, such as silane, and an inert gas, such as argon (Ar). A Cu layer is deposited on the amorphous silicon. In another aspect of the invention, a TiSiN layer is deposited using a silicon source gas, such as silane, and a titanium source gas, such as TDMAT, during the deposition of the TiN barrier layer.
摘要翻译：本发明提供了一种改善铜层与衬底上的阻挡层的粘合性的方法。在诸如TiN之类的阻挡层沉积之后，通过使用诸如硅烷之类的硅源气体和惰性气体诸如氩（Ar）在衬底上轰击等离子体来沉积非晶硅层。 Cu层沉积在非晶硅上。在本发明的另一方面中，在沉积TiN阻挡层期间使用硅源气体（例如硅烷）和钛源气体（例如TDMAT）来沉积TiSiN层。

9. 发明申请

WO02025727A2 METHOD OF FORMING CONDUCTIVE INTERCONNECTIONS ON AN INTEGRATED CIRCUIT DEVICE 审中-公开
标题翻译：在集成电路装置上形成导电互连的方法
公开(公告)号：WO02025727A2
公开(公告)日：2002-03-28
申请号：PCT/US2001/023579
申请日：2001-07-26
IPC分类号： H01L21/768
CPC分类号： H01L21/76843 , H01L21/76876 , H01L21/76877 , H01L2221/1089
摘要： A method of forming conductive interconnections is disclosed herein. In one illustrative embodiment, the method comprises forming an opening (68) in a layer insulation material (62), forming a first plurality of silicon seed atoms (51) in the opening (68), and performing a first tungsten growing process to form tungsten material in the opening. The method further comprises forming a second plurality of silicon seed atoms (53) in the opening (68) above at least a portion of the tungsten material formed during the first tungsten growing process, and performing at least one additional tungsten growing process after forming the second plurality of silicon seed atoms (53) to further form tungsten material in the opening (68).
摘要翻译：本发明涉及一种形成导电互连的方法。在一个实施例中，该方法包括以下步骤：在绝缘材料层（62）中形成孔口（68）; 在所述孔（68）中形成第一多个硅核（51）; 以及操作第一钨拉丝工艺以在所述孔口中形成钨材料; 然后形成第二多个原子在孔（68）（53）的硅晶核，在第一钨提拉法过程中形成的钨材料的至少一部分上; 以及在形成第二多个硅核（53）以在孔口（68）中形成更多的钨材料之后实施至少一个额外的钨拉制过程。

10. 发明申请

WO01066832A2 GRADED THIN FILMS 审中-公开
标题翻译：分级薄膜
公开(公告)号：WO01066832A2
公开(公告)日：2001-09-13
申请号：PCT/US2001/006746
申请日：2001-03-02
IPC分类号： C23C16/30 , C23C16/02 , C23C16/34 , C23C16/40 , C23C16/44 , C23C16/455 , C23C16/48 , C30B25/14 , H01L21/28 , H01L21/285 , H01L21/314 , H01L21/316 , H01L21/318 , H01L21/768 , H01L29/51
CPC分类号： H01L21/28185 , C23C16/029 , C23C16/34 , C23C16/401 , C23C16/403 , C23C16/405 , C23C16/452 , C23C16/45529 , C23C16/45531 , C23C16/45534 , C30B25/14 , H01L21/0214 , H01L21/02178 , H01L21/02189 , H01L21/02194 , H01L21/02211 , H01L21/02274 , H01L21/0228 , H01L21/28194 , H01L21/28202 , H01L21/28562 , H01L21/3141 , H01L21/3145 , H01L21/31612 , H01L21/3162 , H01L21/31641 , H01L21/3185 , H01L21/76846 , H01L21/76873 , H01L21/76879 , H01L29/4908 , H01L29/513 , H01L29/517 , H01L29/518 , H01L2221/1089 , H01L2924/0002 , Y10T428/24942 , Y10T428/2495 , H01L2924/00
摘要： Thin films are formed by formed by atomic layer deposition, whereby the composition of the film can be varied from monolayer to monolayer during cycles (301) or (450, 455, 460, 470) including alternating pulses of self-limiting chemistries. In the illustrated embodiments, varying amounts of impurity sources (306 or 460) are introduced during the cyclical process. A graded gate dielectric (72) is thereby provided, even for extremely thin layers. The gate dielectric (72) as thin as 2 nm can be varied from pure silicon oxide to oxynitride to silicon nitride. Similarly, the gate dielectric (72) can be varied from aluminum oxide to mixtures of aluminum oxide and a higher dielectric material (e.g., ZrO2) to pure high k material and back to aluminum oxide. In another embodiment, metal nitride (432) (e.g., WN) is first formed as a barrier for lining dual damascene trenches and vias. During the alternating deposition process, copper can be introduced, e.g., in separate pulses, and the copper source pulses (460) can gradually increase in frequency, forming a graded transition region (434), until pure copper (436) is formed at the upper surface. Advantageously, graded compositions in these and a variety of other contexts help to avoid such problems as etch rate control, electromigration and non-ohmic electrical contact that can occur at sharp material interfaces.
摘要翻译：通过原子层沉积形成薄膜，由此在包括自限制化学的交替脉冲的循环（301）或（450,455,460,470）期间，膜的组成可以从单层变化到单层。在所示实施例中，在循环过程中引入了不同量的杂质源（306或460）。因此，即使对于非常薄的层，也提供了渐变栅极电介质（72）。薄的2nm的栅极电介质（72）可以从纯氧化硅到氧氮化物变化为氮化硅。类似地，栅极电介质（72）可以从氧化铝变化为氧化铝和较高电介质材料（例如，ZrO 2）到纯高k材料并返回到氧化铝的混合物。在另一个实施例中，金属氮化物（432）（例如，WN）首先形成为用于衬里双镶嵌沟槽和通孔的屏障。在交替沉积过程中，铜可以被引入，例如在单独的脉冲中，并且铜源脉冲（460）可以逐渐增加频率，形成渐变过渡区（434），直到形成纯铜（436）上表面。有利的是，这些和各种其他情况下的分级组合物有助于避免诸如在尖锐材料界面处可能发生的蚀刻速率控制，电迁移和非欧姆电接触等问题。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式