专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2013082592A1 EPITAXY TECHNIQUE FOR GROWING SEMICONDUCTOR COMPOUNDS 审中-公开
标题翻译：用于生长半导体化合物的外延技术
公开(公告)号：WO2013082592A1
公开(公告)日：2013-06-06
申请号：PCT/US2012/067590
申请日：2012-12-03
申请人： SENSOR ELECTRONIC TECHNOLOGY, INC.
发明人： JAIN, Rakesh , SUN, Wenhong , YANG, Jinwei , SHATALOV, Maxim, S. , DOBRINSKY, Alexander , GASKA, Remigijus , SHUR, Michael
IPC分类号： H01L21/20 , H01L33/02
CPC分类号： H01L33/06 , H01L21/0237 , H01L21/02433 , H01L21/02458 , H01L21/02507 , H01L21/0254 , H01L21/0262 , H01L29/151 , H01L33/007 , H01L33/025
摘要： A solution for fabricating a semiconductor structure is provided. The semiconductor structure includes a plurality of semiconductor layers grown over a substrate using a set of epitaxial growth periods. During each epitaxial growth period, a first semiconductor layer having one of: a tensile stress or a compressive stress is grown followed by growth of a second semiconductor layer having the other of: the tensile stress or the compressive stress directly on the first semiconductor layer.
摘要翻译：提供了一种用于制造半导体结构的解决方案。半导体结构包括使用一组外延生长周期在衬底上生长的多个半导体层。在每个外延生长周期期间，生长具有拉伸应力或压缩应力之一的第一半导体层，然后直接在第一半导体层上生长具有另一个的拉伸应力或压缩应力的第二半导体层。

2. 发明申请

WO2013078247A1 METHODS OF COATING SEMICONDUCTOR NANOCRYSTALS, SEMICONDUCTOR NANOCRYSTALS, AND PRODUCTS INCLUDING SAME 审中-公开
标题翻译：涂覆半导体纳米晶体，半导体纳米晶体和包括其的产品的方法
公开(公告)号：WO2013078247A1
公开(公告)日：2013-05-30
申请号：PCT/US2012/066145
申请日：2012-11-20
申请人： QD VISION, INC.
发明人： BREEN, Craig , LIU, Wenhao
IPC分类号： C09K11/54
CPC分类号： H01L29/151 , C09D11/52 , C09K11/595 , C09K11/883 , H01L21/02406 , H01L21/02422 , H01L21/02521 , H01L21/02557 , H01L21/0256 , H01L21/02601 , H01L21/02628 , H01L29/225
摘要： The present invention relates to quantum dots including an overcoating, methods for overcoating quantum dots, materials and products including quantum dots taught herein, and materials and products including quantum dots made by a method taught herein. In accordance with one aspect of the present invention, there is provided a method of forming one or more coatings or layers or shells on quantum dots wherein amine species are not present or are not substantially present during formation of at least the outermost coating or layer or shell on core quantum dots.
摘要翻译：本发明涉及包括外涂层的量子点，量子点的外涂方法，包括本文所述的量子点的材料和产品，以及包括通过本文教导的方法制造的量子点的材料和产品。根据本发明的一个方面，提供了一种在量子点上形成一个或多个涂层或层或壳的方法，其中在至少最外层的涂层或层的形成过程中胺类不存在或基本不存在，或者壳上的核心量子点。

3. 发明申请

WO2012040681A2 NON-PLANAR QUANTUM WELL DEVICE HAVING INTERFACIAL LAYER AND METHOD OF FORMING SAME 审中-公开
标题翻译：具有界面层的非平面量子阱器件及其形成方法
公开(公告)号：WO2012040681A2
公开(公告)日：2012-03-29
申请号：PCT/US2011053173
申请日：2011-09-24
申请人： INTEL CORP , RACHMADY WILLY , PILLARISETTY RAVI , LE VAN H , CHAU ROBERT
发明人： RACHMADY WILLY , PILLARISETTY RAVI , LE VAN H , CHAU ROBERT
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7851 , B82Y10/00 , H01L21/30604 , H01L21/76224 , H01L29/0649 , H01L29/1037 , H01L29/1054 , H01L29/122 , H01L29/151 , H01L29/165 , H01L29/267 , H01L29/513 , H01L29/66431 , H01L29/66439 , H01L29/66787 , H01L29/66795 , H01L29/775 , H01L29/785
摘要： Techniques are disclosed for forming a non-planar quantum well structure. In particular, the quantum well structure can be implemented with group IV or III-V semiconductor materials and includes a fin structure. In one example case, a non-planar quantum well device is provided, which includes a quantum well structure having a substrate (e.g. SiGe or GaAs buffer on silicon), a IV or III-V material barrier layer (e.g., SiGe or GaAs or AlGaAs), and a quantum well layer. A fin structure is formed in the quantum well structure, and an interfacial layer provided over the fin structure. A gate metal can be deposited across the fin structure. Drain/source regions can be formed at respective ends of the fin structure.
摘要翻译：公开了用于形成非平面量子阱结构的技术。特别地，量子阱结构可以用IV或III-V族半导体材料来实现，并且包括翅片结构。在一个示例的情况下，提供非平面量子阱器件，其包括具有衬底（例如硅上的SiGe或GaAs缓冲器），IV或III-V材料阻挡层（例如，SiGe或GaAs或 AlGaAs）和量子阱层。在量子阱结构中形成翅片结构，并且在鳍结构上设置界面层。栅极金属可以跨鳍片结构沉积。排水/源极区域可以形成在翅片结构的相应端部处。

4. 发明申请

WO2017064793A1 半導体装置审中-公开
标题翻译：半导体器件
公开(公告)号：WO2017064793A1
公开(公告)日：2017-04-20
申请号：PCT/JP2015/079195
申请日：2015-10-15
申请人：ユニサンティスエレクトロニクスシンガポールプライベートリミテッド , 舛岡富士雄 , 中村広記
发明人：舛岡　富士雄 , 中村　広記
IPC分类号： H01L21/336 , H01L29/78
CPC分类号： H01L31/035236 , H01L29/0684 , H01L29/151 , H01L29/78
摘要：金属と半導体との仕事関数差によって柱状半導体層に超格子もしくは量子井戸構造を形成する構造を有する半導体装置もしくは高速動作が可能な半導体装置を提供することを目的とする。平面状半導体層上に形成された柱状半導体層と、前記柱状半導体層を囲む第１の絶縁物と、前記第１の絶縁物を取り囲む第１の仕事関数を有する金属からなる第１のゲートと、前記第１の絶縁物を取り囲む前記第１の仕事関数と異なる第２の仕事関数を有する金属からなる第２のゲートと、前記第２のゲートは前記第１のゲートの下方に位置するのであって、前記第１の絶縁物を取り囲む第１の仕事関数を有する金属からなる第３のゲートと、前記第３のゲートは前記第２のゲートの下方に位置するのであって、前記第１の絶縁物を取り囲む第３の仕事関数を有する第１の金属層と、前記第１の金属層は前記第１のゲートの上方に位置するのであって、前記第１の金属層は前記柱状半導体層の上部と電気的に接続するのであって、前記第１の金属層は前記第１のゲートと電気的に絶縁するのであって、前記第１の絶縁物を取り囲む第３の仕事関数を有する第２の金属層と、を有し、前記第２の金属層は前記第３のゲートの下方に位置するのであって、前記第２の金属層は前記柱状半導体層の下部と電気的に接続するのであって、前記第２の金属層は前記第３のゲートと電気的に絶縁するのであって、前記第１のゲートと前記第２のゲートと前記第３のゲートは電気的に接続することを特徴とすることにより上記課題を解決する。
摘要翻译：其目的在于提供在
半导体装置，其能够半导体装置或高速操作具有由金属和半导体之间的功函数差形成在柱状半导体层的超晶格或量子阱结构的结构到。形成于平面状半导体层上的柱状半导体层，所述柱状半导体层周围的第一绝缘体，第一栅极具有围绕所述第一绝缘体的第一功函数的金属形成具有从围绕所述第一绝缘体的第一功函数不同的第二功函数的金属的第二栅极形成，因为第二栅极位于第一栅极下面有，所述由具有围绕所述第一绝缘体的第一功函数的金属的第三栅极，第三栅极是被定位在所述第二栅极下，第一具有围绕所述绝缘体的第三功函数的第一金属层，第一金属层是被位于所述第一栅极的上方，所述第一金属层是柱状半导体首先电连接到层的顶部 Shokuso是被从所述第一栅极电绝缘，并且具有围绕所述第一绝缘体，所述第二金属层的第三功函数的第二金属层是一个被定位在所述第三栅极的下方，所述包括连接所述柱状半导体层的下部电的第二金属层，第二金属层是第三栅并且a是电绝缘，其中，所述第一栅极和第二栅极第三栅极解决了上述问题，其特征在于电连接。

5. 发明申请

WO2016196600A1 METHOD FOR MAKING ENHANCED SEMICONDUCTOR STRUCTURES IN SINGLE WAFER PROCESSING CHAMBER WITH DESIRED UNIFORMITY CONTROL 审中-公开
标题翻译：具有所需均匀控制的单个加工室中增强半导体结构的方法
公开(公告)号：WO2016196600A1
公开(公告)日：2016-12-08
申请号：PCT/US2016/035223
申请日：2016-06-01
申请人： ATOMERA INCORPORATED
发明人： MEARS, Robert, J. , CODY, Nyles , STEPHENSON, Robert, John
IPC分类号： H01L29/15
CPC分类号： H01L21/02507 , H01L21/0245 , H01L21/0262 , H01L29/0649 , H01L29/151 , H01L29/152
摘要： A method for processing a semiconductor wafer in a single wafer processing chamber may include heating the single wafer processing chamber to a temperature in a range of 650-700°C, and forming at least one superlattice on the semiconductor wafer within the heated single wafer processing chamber by depositing silicon and oxygen to form a plurality of stacked groups of layers. Each group of layers may include a plurality of stacked base silicon monolayers defining a base silicon portion and at least one oxygen monolayer constrained within a crystal lattice of adjacent base silicon portions. Depositing the oxygen may include depositing the oxygen using an N 2 O gas flow.
摘要翻译：在单个晶片处理室中处理半导体晶片的方法可以包括将单晶片处理室加热到650-700℃的温度，并且在加热的单晶片处理中在半导体晶片上形成至少一个超晶格通过沉积硅和氧来形成多个堆叠的层组。每组层可以包括限定基硅部分的多个堆叠的基底硅单层和限制在相邻基硅部分的晶格内的至少一个氧单层。沉积氧气可以包括使用N 2 O气流沉积氧气。

6. 发明申请

WO2012061656A3 SEMICONDUCTOR CHIP CARRIERS WITH MONOLITHICALLY INTEGRATED QUANTUM DOT DEVICES AND METHOD OF MANUFACTURE THEREOF 审中-公开
标题翻译：具有单一集成量子点设备的半导体芯片载体及其制造方法
公开(公告)号：WO2012061656A3
公开(公告)日：2013-08-15
申请号：PCT/US2011059236
申请日：2011-11-03
申请人： DE ROCHEMONT L PIERRE
发明人： DE ROCHEMONT L PIERRE
IPC分类号： H01L29/06
CPC分类号： H01L29/127 , B82Y10/00 , B82Y40/00 , H01L21/02521 , H01L21/02532 , H01L21/02535 , H01L21/02592 , H01L21/02628 , H01L21/02672 , H01L29/04 , H01L29/0665 , H01L29/151 , H01L29/16 , H01L29/7395 , H01L29/78 , H01L33/06 , H01L33/18 , H01L33/34
摘要： A three-dimensional polycrystalline semiconductor material provides a major ingredient forming individual crystalline grains having a nominal maximum grain diameter less than or equal to 50 nm, and a minor ingredient forming boundaries between the individual crystalline grains.
摘要翻译：三维多晶半导体材料提供形成具有小于或等于50nm的标称最大粒径的单个结晶颗粒的主要成分，以及在单个晶粒之间形成边界的次要成分。

7. 发明申请

WO2013054431A1 半導体装置及びその製造方法、電源装置审中-公开
标题翻译：半导体器件，其制造方法和电源装置
公开(公告)号：WO2013054431A1
公开(公告)日：2013-04-18
申请号：PCT/JP2011/073607
申请日：2011-10-14
申请人：富士通株式会社 , 岡本直哉
发明人：岡本　直哉
IPC分类号： H01L29/06 , H01L21/336 , H01L27/04 , H01L29/12 , H01L29/47 , H01L29/78 , H01L29/872
CPC分类号： H01L29/151 , B82Y10/00 , H01L21/0254 , H01L21/0259 , H01L21/28264 , H01L21/8252 , H01L24/05 , H01L24/45 , H01L27/0605 , H01L27/0629 , H01L29/0657 , H01L29/127 , H01L29/2003 , H01L29/49 , H01L29/7827 , H01L29/812 , H01L29/872 , H01L2224/04042 , H01L2224/0603 , H01L2224/291 , H01L2224/32245 , H01L2224/45124 , H01L2224/48091 , H01L2224/48247 , H01L2224/48472 , H01L2224/73265 , H01L2924/12033 , H01L2924/12036 , H01L2924/12042 , H01L2924/181 , H01L2924/00 , H01L2924/00012 , H01L2924/00014
摘要：　半導体装置を、ＩｎｘＧａ１－ｘＮ（０≦ｘ≦１）を含む量子ドット（６）と、量子ドットを埋め込み、ｎ型Ｉｎｘ（ＧａｙＡｌ１－ｙ）１－ｘＮ（０≦ｘ≦１、０≦ｙ≦１）を含む埋込層（７）とを備える量子ドット層（８）を複数積層させた構造を有するドリフト層（２）を備えるものとする。
摘要翻译：该半导体器件具有漂移层（2），该漂移层具有层叠有多个量子点层（8）的结构，每个量子点层（8）设置有含有In x Ga 1-x N（0≤x 并且包含n型Inx（GayAl1-y）1-xN（0≤x≤1,0<= y <1）的嵌入层（7） 1）。

8. 发明申请

WO2015042610A2 SUPERLATTICE MATERIALS AND APPLICATIONS 审中-公开
标题翻译：超级材料和应用
公开(公告)号：WO2015042610A2
公开(公告)日：2015-03-26
申请号：PCT/US2014/057066
申请日：2014-09-23
申请人： QUANTUM SEMICONDUCTOR LLC
发明人： AUGUSTO, Carlos, Jorge R.P
IPC分类号： H01L29/68
CPC分类号： H01L29/155 , H01L27/1203 , H01L27/146 , H01L27/1461 , H01L27/14612 , H01L27/1462 , H01L29/045 , H01L29/0649 , H01L29/151 , H01L29/161 , H01L29/165 , H01L29/68 , H01L29/7371 , H01L29/78 , H01L29/7833 , H01L31/035236 , H01L31/101 , H01L31/1812 , Y02E10/50
摘要： A superlattice cell that includes Group IV elements is repeated multiple times so as to form the superlattice. Each superlattice cell has multiple ordered atomic planes that are parallel to one another. At least two of the atomic planes in the superlattice cell have different chemical compositions. One or more of the atomic planes in the superlattice cell one or more components selected from the group consisting of carbon, tin, and lead. These superlattices make a variety of applications including, but not limited to, transistors, light sensors, and light sources.
摘要翻译：包括第IV族元素的超晶格细胞重复多次以形成超晶格。每个超晶格单元具有彼此平行的多个有序原子平面。超晶格中的至少两个原子平面具有不同的化学组成。超晶格电池中的一个或多个原子平面中的一个或多个选自碳，锡和铅的组分。这些超晶格产生各种应用，包括但不限于晶体管，光传感器和光源。

9. 发明申请

WO2014125092A1 P-DOPING OF GROUP-III-NITRIDE BUFFER LAYER STRUCTURE ON A HETEROSUBSTRATE 审中-公开
标题翻译：在异型体上排列III-III型氮化物缓冲层结构
公开(公告)号：WO2014125092A1
公开(公告)日：2014-08-21
申请号：PCT/EP2014/052957
申请日：2014-02-14
申请人： TARKOTTA, Gunter
发明人： LUTGEN, Stephan , MURAD, Saad , CHITNIS, Ashay
IPC分类号： C30B25/18 , C30B29/40 , H01L29/267 , H01L21/02
CPC分类号： H01L29/205 , H01L21/02378 , H01L21/02381 , H01L21/02458 , H01L21/02505 , H01L21/02507 , H01L21/0251 , H01L21/0254 , H01L21/02579 , H01L29/1075 , H01L29/151 , H01L29/2003 , H01L29/207 , H01L29/36 , H01L29/778 , H01L29/7783 , H01L29/872 , H01L33/0025
摘要： The invention relates to an epitaxial group-ill-nitride buffer-layer structure (100) on a heterosubstrate, wherein the buffer-layer structure (100) comprises at least one stress- management layer sequence S including an interlayer structure (530) arranged between and adjacent to a first and a second group-ill-nitride layer (120, 140), wherein the inter¬layer structure (530) comprises a group-ill-nitride interlayer material having a larger band gap than the materials of the first and second group-ill-nitride layers (120, 140), and wherein a p-type-dopant-concentration profile drops, starting from at least 1 x10 18 cm -3 , by at least a factor of two in transition from the interlayer structure (530) to the first and second group-ill-nitride layers (120, 140).
摘要翻译：本发明涉及一种异质衬底上的外延基 - 氮化物缓冲层结构（100），其中缓冲层结构（100）包括至少一个应力管理层序列S，其包括层间结构（530）并且与第一和第二组氮化物层（120,140）相邻，其中所述层间结构（530）包括具有比所述第一和第二氮化物层的材料更大的带隙的组氮化物中间层材料第二组氮化物层（120,140），并且其中p型掺杂剂浓度分布从至少1×10 18 cm -3开始至少两倍从层间结构转变（ 530）连接到第一和第二组氮化物层（120,140）。

10. 发明申请

WO2013099382A1 機能性材料の製造方法および電子部品审中-公开
标题翻译：制造功能材料的方法和电子元件
公开(公告)号：WO2013099382A1
公开(公告)日：2013-07-04
申请号：PCT/JP2012/075339
申请日：2012-10-01
申请人：株式会社村田製作所
发明人：若岡　拓生 , 村山　浩二 , 鷹木　洋 , 宮田　晴哉 , 高野　良比古 , 海沼　泰明
IPC分类号： B82B3/00 , B82Y20/00 , B82Y30/00 , B82Y40/00 , C01B19/04 , H01L29/06 , H01L29/66 , H01L29/786
CPC分类号： H01L51/0092 , B82Y10/00 , B82Y30/00 , B82Y40/00 , C01B19/007 , C01P2004/04 , C01P2004/64 , H01L29/0665 , H01L29/151 , H01L31/035218 , H01L33/26
摘要：　ナノ粒子の粒子径の細かな制御を可能にし、そのナノ粒子を高密度に近接配列することを可能とする、機能性材料の製造方法を提供する。また、電磁気学的なエネルギー変換の効率を向上させた電子部品を提供する。　この発明にかかる機能性材料の製造方法は、ナノ粒子を少なくとも担持または内包させた多孔性金属錯体を含む機能性材料の製造方法であり、ナノ粒子を構成する複数の粒子構成原料および多孔性金属錯体を溶媒に添加した後に、所望の温度に加熱することによって、多孔性金属錯体に少なくとも担持または内包させるナノ粒子を合成する構成を含む。また、ナノ粒子を少なくとも担持または内包させた多孔性金属錯体を含む機能性材料を用いた電子部品素子を含む電子部品である。
摘要翻译：提供了一种制造功能材料的方法，该方法能够精细控制纳米颗粒的粒径，并且可以以高密度将纳米颗粒紧密配置。还提供了具有提高的电磁能量转换效率的电子部件。这种制造功能材料的方法是一种功能材料的制造方法，其包含多孔金属络合物，其中纳米粒子被负载和/或包含，并且包括通过添加多孔金属来合成由多孔金属络合物负载和/或包含的纳米颗粒复合物和多种用于将纳米颗粒构成溶剂的颗粒形成原料，然后加热至所需温度。本发明还是一种电子部件，其包括使用包含多孔金属络合物的功能材料的电子元件元件，其中纳米颗粒被支撑和/或包含。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式