专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2019047745A1 一种数据共享方法、终端设备和存储介质审中-公开
公开(公告)号：WO2019047745A1
公开(公告)日：2019-03-14
申请号：PCT/CN2018/102692
申请日：2018-08-28
申请人：阿里巴巴集团控股有限公司
发明人：赵泳清 , 吕达夫
IPC分类号： G06F12/109
CPC分类号： G06F12/084 , G06F12/109 , G06F21/57
摘要：一种数据共享方法、终端设备和存储介质。所述终端设备包括非安全环境中的第一平台和可信任执行环境中的第二平台，所述方法包括：第一平台依据共享数据的第一虚拟地址信息，确定对应的物理存储地址，发送所述物理存储地址给所述第二平台（202）；所述第二平台依据所述物理存储地址，在所述可信任执行环境中映射得到对应的第二虚拟地址信息，对所述第二虚拟地址信息对应的共享数据进行处理（204）。该方法在非安全环境和可信任执行环境中都可从同一物理存储地址中获取共享数据，不会造成资源的浪费。

2. 发明申请

WO2019040239A1 INTELLIGENT DATA PREFETCHING USING ADDRESS DELTA PREDICTION 审中-公开
公开(公告)号：WO2019040239A1
公开(公告)日：2019-02-28
申请号：PCT/US2018/044649
申请日：2018-07-31
申请人： QUALCOMM INCORPORATED
发明人： AL SHEIKH, Rami Mohammad , PRIYADARSHI, Shivam , DWIEL, Brandon , PALFRAMAN, David John , HOWER, Derek , CHOWDHURY, Muntaquim Faruk
IPC分类号： G06F9/355 , G06F9/38 , G06F9/345
CPC分类号： G06F12/0862 , G06F9/3455 , G06F9/383 , G06F9/3832 , G06F12/0875 , G06F12/1063 , G06F12/109 , G06F2212/452 , G06F2212/602
摘要： A first load instruction specifying a first virtual address misses in a data cache. A delta value is received based on a program counter value of the first load instruction. A second virtual address is computed based on the delta value and the first virtual address. Data associated with the second virtual address is then prefetched from a main memory to the data cache prior to a second load instruction specifying the second virtual address missing in the data cache.

3. 发明申请

WO2018063722A1 ACCESSING MEMORY COUPLED TO A TARGET NODE FROM AN INITIATOR NODE 审中-公开
标题翻译：从启动节点访问与目标节点耦合的存储器
公开(公告)号：WO2018063722A1
公开(公告)日：2018-04-05
申请号：PCT/US2017/049457
申请日：2017-08-30
申请人： INTEL CORPORATION
发明人： NACHIMUTHU, Murugasamy K. , KUMAR, Mohan J. , ZIAKAS, Dimitrios
IPC分类号： G06F13/38 , G06F12/06
CPC分类号： G06F12/10 , G06F12/0284 , G06F12/0292 , G06F12/06 , G06F12/0653 , G06F12/109 , G06F2212/1024 , G06F2212/217
摘要： Provided are a method, apparatus, and a system in which an initiator node is configured to communicate with a target node that is coupled to a memory. At system initialization time, a memory address map of the initiator node is generated to include addresses corresponding to the memory to which the target node is coupled. The initiator node accesses the memory coupled to the target node, by using the memory address map of the initiator node.
摘要翻译：提供了一种方法，设备和系统，其中启动器节点被配置为与耦合到存储器的目标节点进行通信。在系统初始化时，生成启动器节点的存储器地址映射以包括与目标节点耦合到的存储器相对应的地址。发起者节点通过使用发起者节点的存储器地址映射来访问耦合到目标节点的存储器。

4. 发明申请

WO2018013267A1 RESTRICTED ADDRESS TRANSLATION TO PROTECT AGAINST DEVICE-TLB VULNERABILITIES 审中-公开
标题翻译：限制地址转换以保护设备-TLB漏洞
公开(公告)号：WO2018013267A1
公开(公告)日：2018-01-18
申请号：PCT/US2017/036877
申请日：2017-06-09
申请人： INTEL CORPORATION
发明人： SANKARAN, Rajesh M. , SETHI, Prashant , MALLICK, Asit K. , WOODHOUSE, David , VAKHARWALA, Rupin H.
IPC分类号： G06F12/02
CPC分类号： G06F3/0622 , G06F3/0637 , G06F3/064 , G06F3/0664 , G06F3/0665 , G06F3/0673 , G06F12/1009 , G06F12/1027 , G06F12/1081 , G06F12/109 , G06F12/145 , G06F2212/1024 , G06F2212/1052 , G06F2212/151 , G06F2212/152 , G06F2212/651 , G06F2212/656 , G06F2212/657 , G06F2212/683
摘要： An apparatus includes an extended capability register and an input/output (I/O) memory management circuitry. The I/O memory management circuitry is to receive, from an I/O device, an address translation request referencing a guest virtual address associated with a guest virtual address space of a virtual machine. The I/O memory management circuitry may translate the guest virtual address to a guest physical address associated with a guest physical address space of the virtual machine, and, responsive to determining that a value stored by the extended capability register indicates a restrict-translation-request-response (RTRR) mode, transmit, to the I/O device, a translation response having the guest physical address.
摘要翻译：一种装置包括扩展能力寄存器和输入/输出（I / O）存储器管理电路。 I / O存储器管理电路将从I / O设备接收引用与虚拟机的访客虚拟地址空间相关联的访客虚拟地址的地址转换请求。 I / O存储器管理电路可以将访客虚拟地址转换为与虚拟机的访客物理地址空间相关联的访客物理地址，并且响应于确定由扩展能力寄存器存储的值指示限制 - 翻译 - 请求 - 响应（RTRR）模式，向I / O设备传输具有客户物理地址的转换响应。

5. 发明申请

WO2017151262A1 METHOD AND APPARATUS FOR PROVIDING A CONTIGUOUSLY ADDRESSABLE MEMORY REGION BY REMAPPING AN ADDRESS SPACE 审中-公开
标题翻译：通过重新映射空间来提供连续可寻址的存储区的方法和设备
公开(公告)号：WO2017151262A1
公开(公告)日：2017-09-08
申请号：PCT/US2017/015890
申请日：2017-01-31
申请人： INTEL CORPORATION
发明人： MOSIOLEK, Stanislaw , DOMAGALA, Tobiasz
IPC分类号： G06F12/02
CPC分类号： G06F12/1009 , G06F3/0604 , G06F3/0659 , G06F3/0683 , G06F12/0238 , G06F12/109 , G06F2212/1024 , G06F2212/1028 , G06F2212/1044 , G06F2212/657 , G06F2212/7201 , G06F2212/7205 , G06F2212/7208 , Y02D10/13
摘要： In one embodiment, an apparatus comprises a memory device controller to receive a command comprising an identification of a region of data stored in a memory and a request to change a location of the region of data. The memory device controller is further to request the modification of at least one entry of a plurality of entries, the plurality of entries to map an externally addressable address space of the memory to a physical address space of the memory, the modification of the at least one entry to change a mapping of the region of data between the externally addressable address space and the physical address space without moving the region of data within the memory.
摘要翻译：在一个实施例中，一种设备包括存储设备控制器，以接收包括存储在存储器中的数据区域的标识和改变数据区域的位置的请求的命令。所述存储器装置控制器进一步请求修改多个条目中的至少一个条目，所述多个条目将所述存储器的可外部寻址的地址空间映射到所述存储器的物理地址空间，所述修改一个入口用于改变外部可寻址地址空间和物理地址空间之间的数据区域的映射，而不移动存储器内的数据区域。

6. 发明申请

WO2017112345A1 SPECULATIVE ENUMERATION OF BUS-DEVICE-FUNCTION ADDRESS SPACE 审中-公开
标题翻译：总线设备功能地址空间的抽样枚举
公开(公告)号：WO2017112345A1
公开(公告)日：2017-06-29
申请号：PCT/US2016/063794
申请日：2016-11-26
申请人： INTEL CORPORATION
发明人： KUTUVA RABINDRANATH, Shanthanand , HARRIMAN, David J. , SETHI, Prashant , KOTHANDAN, Vijayalakshmi
IPC分类号： G06F12/02
CPC分类号： G06F12/10 , G06F12/1081 , G06F12/109 , G06F13/404 , G06F13/4282 , G06F2212/1016 , G06F2212/1044 , G06F2212/65 , G06F2212/657 , G06F2213/0026
摘要： A first device is determined as connected to a first one of a plurality of ports of a root complex. Addresses are assigned corresponding to a first hierarchy of devices including the first device. A second device is determined as connected through a mapping portal bridge at a second one of the ports of the root complex, the second device included in another second hierarchy of devices. A mapping table is generated that corresponds to the mapping portal bridge. The mapping table defines a translation between addressing used in a first view of a configuration address space of the system and addressing used in a second view of the configuration address space. The first view includes a view of the root complex and the second view includes a view corresponding to the second hierarchy of devices, the first hierarchy of devices being addressed according to the first view.
摘要翻译：第一设备被确定为连接到根联合体的多个端口中的第一端口。地址被分配对应于包括第一设备的第一层设备。第二设备被确定为通过映射门户网桥在根联合体的第二端口处连接，第二设备被包括在另一第二层设备中。生成与映射门户网桥对应的映射表。映射表定义在系统的配置地址空间的第一视图中使用的寻址与配置地址空间的第二视图中使用的寻址之间的转换。第一视图包括根联合体的视图，并且第二视图包括与第二层设备相对应的视图，第一层设备根据第一视图被寻址。

7. 发明申请

WO2017067420A1 数据传输的方法、设备及系统审中-公开
公开(公告)号：WO2017067420A1
公开(公告)日：2017-04-27
申请号：PCT/CN2016/102163
申请日：2016-10-14
申请人：华为技术有限公司
发明人：王一静 , 缪勰
IPC分类号： G06F13/28 , G06F12/109
CPC分类号： G06F12/109 , G06F13/28
摘要：一种数据传输的方法、设备和系统，用于I/O设备和多个主机设备之间进行DMA数据传输。将所述多个主机的DMA内存地址一一映射到全局虚拟地址空间的虚拟地址上，获取I/O设备发送的携带有DMA虚拟地址的DMA报文（S401）；根据DMA虚拟地址、DMA内存地址和主机之间的对应关系，确定所述DMA虚拟地址对应的DMA内存地址和目标主机（S402）；将所述DMA报文中的所述DMA虚拟地址修改为映射到所述DMA虚拟地址的所述DMA内存地址；以及将修改后的所述DMA报文向所述目标主机发送（S403）。上述方法可以实现I/O设备与多个主机进行DMA数据传输，提高I/O设备的利用率，拓展网络传输的适用场景。

8. 发明申请

WO2017066944A1 一种存储设备访问方法、装置和系统审中-公开
公开(公告)号：WO2017066944A1
公开(公告)日：2017-04-27
申请号：PCT/CN2015/092457
申请日：2015-10-21
申请人：华为技术有限公司
发明人：李浪波
IPC分类号： G06F9/455
CPC分类号： G06F9/45558 , G06F12/1009 , G06F12/109 , G06F2009/45579 , G06F2009/45583 , G06F2212/657
摘要：本发明实施例提供了一种存储设备访问方法、装置和系统，用于虚拟机对存储设备的访问操作。该方法包括：I/O适配器获取到来自虚拟机的访问请求，访问请求中携带待访问的存储区域的虚拟地址信息，根据该访问请求生成访问指令，访问指令中携带该虚拟地址信息和该虚拟机的虚拟通道的标识，虚拟通道与虚拟机一一对应，用于连接对应的虚拟机与存储设备目标器，存储设备目标器用于管理对存储设备的访问操作，并将访问指令发送给存储设备目标器。从而实现了虚拟机对存储设备的直接访问，简化了存储设备的访问方法，缩减了I/O访问流程，减少了软件层对内存资源和计算资源的消耗。

9. 发明申请

WO2017003697A1 RENDERING GRAPHICS DATA ON DEMAND 审中-公开
标题翻译：渲染图形数据的需求
公开(公告)号：WO2017003697A1
公开(公告)日：2017-01-05
申请号：PCT/US2016/037721
申请日：2016-06-16
申请人： MICROSOFT TECHNOLOGY LICENSING, LLC
发明人： GROSSMAN, Mark
IPC分类号： G06F12/1009 , G06F9/46
CPC分类号： G06T15/005 , G06F9/461 , G06F12/1009 , G06F12/109 , G06F2212/1016 , G06F2212/302 , G06F2212/656 , G06F2212/657 , G06T1/00 , G06T1/60
摘要： Methods and systems for rendering graphics data on demand are described herein. One or more page tables are stored that map virtual memory addresses to physical memory addresses and task IDs. A page fault is experienced when a task running on a GPU accesses, using a virtual memory address, a page of memory that has not been written to by the GPU. Context switching is performed in response to the page fault, which frees up the GPU. GPU threads are identified and executed in dependence on the task ID associated with the virtual memory address being used when the page fault occurred to thereby cause the GPU to write to the page of memory associated with the page fault. Further context switching is performed to retrieve and return the state of the task that was running on the GPU when the page fault occurred, and the task is resumed.
摘要翻译：本文描述了用于根据需要渲染图形数据的方法和系统。存储一个或多个页面表，将虚拟内存地址映射到物理内存地址和任务ID。当GPU上运行的任务使用虚拟内存地址访问未由GPU写入的内存页时，会遇到页错误。响应于页面故障执行上下文切换，这释放了GPU。根据与发生页面错误时使用的虚拟存储器地址相关联的任务ID，识别并执行GPU线程，从而使GPU写入与页面错误相关联的存储器页面。执行进一步的上下文切换以检索并返回在页面故障发生时在GPU上运行的任务的状态，并且恢复任务。

10. 发明申请

WO2016164204A1 VIRTUAL MACHINES BACKED BY HOST VIRTUAL MEMORY 审中-公开
标题翻译：由虚拟虚拟内存备份的虚拟机器
公开(公告)号：WO2016164204A1
公开(公告)日：2016-10-13
申请号：PCT/US2016/024699
申请日：2016-03-29
申请人： MICROSOFT TECHNOLOGY LICENSING, LLC
发明人： KISHAN, Arun U. , WANG, Landy , IYIGUN, Mehmet , BROAS, Kevin Michael , BAK, Yevgeniy M.
IPC分类号： G06F9/455 , G06F9/50 , G06F12/10
CPC分类号： G06F3/0619 , G06F3/0604 , G06F3/0631 , G06F3/065 , G06F3/0664 , G06F3/0671 , G06F9/45558 , G06F9/5016 , G06F12/0891 , G06F12/1027 , G06F12/109 , G06F2009/45583 , G06F2212/1016 , G06F2212/151 , G06F2212/50 , G06F2212/60 , G06F2212/656
摘要： A host machine having guest virtual machine physical memory backed by host virtual memory is described. The host machine includes host physical memory. The host machine further includes one or more guest virtual machines. Each of the guest virtual machines includes guest physical memory. The host machine further includes host virtual memory. The host machine further includes a data structure having a correlation of guest physical memory addresses to host virtual memory addresses and a data structure having a correlation of host virtual memory addresses to host physical memory addresses.
摘要翻译：描述具有由主机虚拟存储器支持的来宾虚拟机物理内存的主机。主机包括主机物理内存。主机还包括一个或多个来宾虚拟机。每个guest虚拟机都包含客户物理内存。主机还包括主机虚拟内存。主机还包括具有访客物理存储器地址与主机虚拟存储器地址的相关性的数据结构以及具有主机虚拟存储器地址与主机物理存储器地址的相关性的数据结构。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式