专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012155392A1 SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：半导体结构及其形成方法
公开(公告)号：WO2012155392A1
公开(公告)日：2012-11-22
申请号：PCT/CN2011/077934
申请日：2011-08-02
申请人： TSINGHUA UNIVERSITY , ZHAO, Mei , LIANG, Renrong , WANG, Jing , XU, Jun
发明人： ZHAO, Mei , LIANG, Renrong , WANG, Jing , XU, Jun
IPC分类号： H01L29/51 , H01L29/78 , H01L21/28 , H01L21/265 , H01L21/8238
CPC分类号： H01L21/823842 , H01L21/265 , H01L21/28088 , H01L29/4966 , H01L29/7833
摘要： A semiconductor structure is provided. The semiconductor structure comprises: a substrate (1); a gate dielectric layer (20) formed on the substrate; a metal gate electrode layer (30) formed on the gate dielectric layer (20); and at least one metal-containing adjusting layer (43) for adjusting a work function of the semiconductor structure, in which an interfacial layer (10) is formed between the substrate (1) and the gate dielectric layer (20), and an energy of bond between a metal atom in the metal-containing adjusting layer (43) and an oxygen atom is larger than that between an atom of materials forming the gate dielectric layer (20) or the interfacial layer (10) and an oxygen atom. Further, a method for forming the semiconductor structure is also provided.
摘要翻译：提供半导体结构。半导体结构包括：衬底（1）; 形成在所述基板上的栅介质层（20）; 形成在栅介质层（20）上的金属栅电极层（30）; 以及至少一个用于调节半导体结构的功函数的含金属的调节层（43），其中在基板（1）和栅介质层（20）之间形成界面层（10），并且能量含金属的调整层（43）中的金属原子与氧原子之间的键合大于形成栅极介电层（20）或界面层（10）的材料的原子与氧原子之间的键合。此外，还提供了一种用于形成半导体结构的方法。

2. 发明申请

WO2012116529A1 TUNNELING DEVICE AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：隧道装置及其形成方法
公开(公告)号：WO2012116529A1
公开(公告)日：2012-09-07
申请号：PCT/CN2011/076342
申请日：2011-06-24
申请人： TSINGHUA UNIVERSITY , CUI, Ning , LIANG, Renrong , WANG, Jing , XU, Jun
发明人： CUI, Ning , LIANG, Renrong , WANG, Jing , XU, Jun
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L29/7391 , H01L21/26586
摘要： The present disclosure provides a tunneling device, which comprises: a substrate (1100); a channel region (1300) formed in the substrate, and a source region (1500) and a drain region (1400) formed on two sides of the channel region (1300); and a gate stack (1600) formed on the channel region (1300) and a first side wall (1910) and a second side wall (1920) formed on two sides of the gate stack (1600), wherein the gate stack (1600) comprises: a first gate dielectric layer (1631); at least a first gate electrode (1610) and a second gate electrode (1620) formed on the first gate dielectric layer (1631); a second gate dielectric layer (1632) formed between the first gate electrode (1610) and the first side wall (1910); and a third gate dielectric layer (1633) formed between the second gate electrode (1620) and the second side wall (1920).
摘要翻译：本公开提供一种隧道装置，其包括：基板（1100）; 形成在所述基板中的沟道区域（1300），以及形成在所述沟道区域（1300）的两侧的源极区域（1500）和漏极区域（1400）。以及形成在所述沟道区域（1300）上的栅极堆叠（1600）和形成在所述栅极堆叠（1600）的两侧上的第一侧壁（1910）和第二侧壁（1920），其中所述栅极堆叠（1600）包括：第一栅介质层（1631）; 形成在所述第一栅极介电层（1631）上的至少第一栅电极（1610）和第二栅电极（1620）。形成在第一栅电极（1610）和第一侧壁（1910）之间的第二栅介质层（1632）; 和形成在第二栅电极（1620）和第二侧壁（1920）之间的第三栅介质层（1633）。

3. 发明申请

WO2013120329A1 FLASH MEMORY AND METHOD FOR FABRICATING THE SAME 审中-公开
标题翻译：闪存及其制造方法
公开(公告)号：WO2013120329A1
公开(公告)日：2013-08-22
申请号：PCT/CN2012/075901
申请日：2012-05-22
申请人： TSINGHUA UNIVERSITY , CUI, Ning , LIANG, Renrong , WANG, Jing , XU, Jun
发明人： CUI, Ning , LIANG, Renrong , WANG, Jing , XU, Jun
IPC分类号： H01L29/792 , G11C16/04
CPC分类号： G11C16/04 , H01L21/84 , H01L27/1203 , H01L29/66833 , H01L29/792
摘要： A flash memory and a method for fabricating the same are provided. The flash memory comprises: a semiconductor substrate (100); a storage medium layer (200) formed on the semiconductor substrate (100) and comprising from bottom to top: a tunneling oxide layer (202), a silicon nitride layer (204) and a blocking oxide layer (206); a semiconductor layer (300) formed on the storage medium layer (200) and comprising a channel region (302) and a source region (304) and a drain region (306) located on both sides of the channel region (302) respectively; and a gate stack formed on the channel region (302) and comprising a gate dielectric (402) and a gate (404) formed on the gate dielectric (402).
摘要翻译：提供闪速存储器及其制造方法。闪存包括：半导体衬底（100）; 形成在所述半导体衬底上并从底部到顶部包括隧道氧化物层（202），氮化硅层（204）和阻挡氧化物层（206）的存储介质层（200）; 形成在所述存储介质层（200）上的半导体层（300），分别包括位于所述沟道区域（302）两侧的沟道区（302）和源极区（304）和漏极区（306）以及形成在所述沟道区域（302）上并且包括形成在所述栅极电介质（402）上的栅极电介质（402）和栅极（404）的栅极堆叠。

4. 发明申请

WO2012136066A1 COMPLEMENTARY TUNNELING FIELD EFFECT TRANSISTOR AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：补充隧道场效应晶体管及其形成方法
公开(公告)号：WO2012136066A1
公开(公告)日：2012-10-11
申请号：PCT/CN2011/083069
申请日：2011-11-28
申请人： TSINGHUA UNIVERSITY , LIANG, Renrong , XU, Jun , WANG, Jing
发明人： LIANG, Renrong , XU, Jun , WANG, Jing
IPC分类号： H01L29/78 , H01L29/06 , H01L21/336
CPC分类号： H01L29/66356 , H01L29/0657 , H01L29/0847 , H01L29/165 , H01L29/4236 , H01L29/7391
摘要： A complementary tunneling field effect transistor and a method for forming the same are provided. The complementary tunneling field effect transistor comprises: a substrate (1100); an insulating layer (1200), formed on the substrate (1100); a first semiconductor layer (1300), formed on the insulating layer (1200) and comprising a first doped region (1310) and a second doped region (1320); a first type TFET vertical structure (1400) formed on a first part (1311) of the first doped region (1310) and a second type TFET vertical structure (1500) formed on a first part (1321) of the second doped region (1320), in which a second part (1312) of the first doped region (1310) is connected with a second part (1322) of the second doped region (1320) and a connecting portion between the second part (1312) of the first doped region (1310) and the second part (1322) of the second doped region (1320) is used as a drain output (7000); and a U-shaped gate structure (1600), formed between the first type TFET vertical structure (1400) and the second type TFET vertical structure (1500).
摘要翻译：提供互补隧道场效应晶体管及其形成方法。互补隧道场效应晶体管包括：衬底（1100）; 形成在所述基板（1100）上的绝缘层（1200）; 形成在所述绝缘层（1200）上并包括第一掺杂区域（1310）和第二掺杂区域（1320）的第一半导体层（1300）; 形成在第一掺杂区域（1310）的第一部分（1311）上的第一类型TFET垂直结构（1400）和形成在第二掺杂区域（1320）的第一部分（1321）上的第二类型TFET垂直结构（1500）），其中第一掺杂区域（1310）的第二部分（1312）与第二掺杂区域（1320）的第二部分（1322）连接，并且第一掺杂区域的第二部分（1312）与第一掺杂区域使用第二掺杂区域（1320）的区域（1310）和第二部分（1322）作为漏极输出（7000）; 以及形成在第一类型TFET垂直结构（1400）和第二类型TFET垂直结构（1500）之间的U形门结构（1600）。

5. 发明申请

WO2012116528A1 TUNNELING FIELD EFFECT TRANSISTOR AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：隧道场效应晶体管及其形成方法
公开(公告)号：WO2012116528A1
公开(公告)日：2012-09-07
申请号：PCT/CN2011/076340
申请日：2011-06-24
申请人： TSINGHUA UNIVERSITY , LIANG, Renrong , CUI, Ning , WANG, Jing , XU, Jun
发明人： LIANG, Renrong , CUI, Ning , WANG, Jing , XU, Jun
IPC分类号： H01L29/78 , H01L21/336
CPC分类号： H01L21/28105 , H01L21/26586 , H01L29/4966 , H01L29/66659 , H01L29/7391
摘要： The present disclosure provides a TFET, which comprises: a substrate (1100); a channel region (1300) formed in the substrate (1100), and a source region (1500) and a drain region (1400) formed on two sides of the channel region (1300); a gate stack (1600) formed on the channel region (1300), wherein the gate stack (1600) comprises: a gate dielectric layer (1630), and at least a first gate electrode (1610) and a second gate electrode (1620) distributed in a direction from the source region (1500) to the drain region (1400) and formed on the gate dielectric layer (1630), and the first gate electrode (1610) and the second gate electrode (1620) have different work functions; and a first side wall (1910) and a second side wall (1920) formed on a side of the first gate electrode (1610) and on a side of the second gate electrode (1620) respectively.
摘要翻译：本公开提供了一种TFET，其包括：衬底（1100）; 形成在所述基板（1100）中的沟道区域（1300），以及形成在所述沟道区域（1300）的两侧的源极区域（1500）和漏极区域（1400）。形成在所述沟道区域（1300）上的栅极叠层（1600），其中所述栅极堆叠（1600）包括：栅极介电层（1630），以及至少第一栅电极（1610）和第二栅极电极（1620）分布在从源极区域（1500）到漏极区域（1400）的方向上并且形成在栅极介电层（1630）上，并且第一栅极电极（1610）和第二栅极电极（1620）具有不同的功函数; 以及分别形成在第一栅电极（1610）侧和第二栅电极（1620）一侧的第一侧壁（1910）和第二侧壁（1920）。

6. 发明申请

WO2012129894A1 SEMICONDUCTOR STRUCTURE AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：半导体结构及其形成方法
公开(公告)号：WO2012129894A1
公开(公告)日：2012-10-04
申请号：PCT/CN2011/079442
申请日：2011-09-07
申请人： TSINGHUA UNIVERSITY , WANG, Jing , XU, Jun , GUO, Lei
发明人： WANG, Jing , XU, Jun , GUO, Lei
IPC分类号： H01L21/20 , H01L29/161
CPC分类号： H01L21/02532 , H01L21/02381 , H01L21/0245 , H01L21/02513 , H01L21/02658 , H01L29/1054
摘要： A semiconductor structure is provided, comprising: a Si substrate (1100); a porous structure layer (1200) formed on the Si substrate (1100), in which the porous structure layer (1200) has a flat surface and comprises a Si 1-x Ge x layer with low Ge content; and a Ge-containing layer (1300) formed on the porous structure layer (1200), in which the Ge-containing layer (1300) comprises a Ge layer or a Si 1-y Ge y layer with high Ge content and x≤y. Further, a method for forming the semiconductor structure is also provided.
摘要翻译：提供一种半导体结构，包括：Si衬底（1100）; 形成在所述Si衬底（1100）上的多孔结构层（1200），其中所述多孔结构层（1200）具有平坦表面并且包括具有低Ge含量的Si 1-x Ge x层; 和形成在所述多孔结构层（1200）上的含Ge层，其中所述含Ge层包括Ge层或具有高Ge含量且x = y的Si1-yGey层。此外，还提供了一种用于形成半导体结构的方法。

7. 发明申请

WO2012119418A1 STRAINED GE-ON-INSULATOR STRUCTURE AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：应变导电绝缘体结构及其形成方法
公开(公告)号：WO2012119418A1
公开(公告)日：2012-09-13
申请号：PCT/CN2011/078946
申请日：2011-08-25
申请人： TSINGHUA UNIVERSITY , WANG, Jing , XU, Jun , GUO, Lei
发明人： WANG, Jing , XU, Jun , GUO, Lei
IPC分类号： H01L21/336 , H01L21/20
CPC分类号： H01L21/76283 , H01L21/76251 , H01L29/7843 , H01L29/7846 , H01L29/7848 , H01L29/78684
摘要： A strained Ge-on-insulator structure is provided, comprising: a silicon substrate (1100), in which an oxide insulating layer (1200) is formed on a surface of the silicon substrate (1100); a Ge layer (1300) formed on the oxide insulating layer (1200), in which a first passivation layer (1400) is formed between the Ge layer (1300) and the oxide insulating layer (1200); a gate stack (1600, 1700) formed on the Ge layer (1300), a channel region formed below the gate stack (1600, 1700), and a source (1800) and a drain (1800) formed on sides of the channel region; and a plurality of shallow trench isolation structures (1900) extending into the silicon substrate (1100) and filled with an insulating dielectric material to produce a strain in the channel region. Further, a method for forming the strained Ge-on-insulator structure is also provided.
摘要翻译：提供了一种应变绝缘体上的结构，包括：在硅衬底（1100）的表面上形成氧化物绝缘层（1200）的硅衬底（1100）; 形成在氧化物绝缘层（1200）上的Ge层（1300），其中在Ge层（1300）和氧化物绝缘层（1200）之间形成第一钝化层（1400）; 形成在Ge层（1300）上的栅极堆叠（1600,1700），形成在栅极叠层（1600,1700）下方的沟道区域，以及形成在沟道区域侧面上的源极（1800）和漏极（1800） ; 以及多个浅沟槽隔离结构（1900），其延伸到硅衬底（1100）中并且填充有绝缘介电材料以在沟道区域中产生应变。此外，还提供了用于形成应变的绝缘体上Ge的结构的方法。

8. 发明申请

WO2012119417A1 STRAINED GE-ON-INSULATOR STRUCTURE AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：应变导电绝缘体结构及其形成方法
公开(公告)号：WO2012119417A1
公开(公告)日：2012-09-13
申请号：PCT/CN2011/078944
申请日：2011-08-25
申请人： TSINGHUA UNIVERSITY , WANG, Jing , XU, Jun , GUO, Lei
发明人： WANG, Jing , XU, Jun , GUO, Lei
IPC分类号： H01L29/06 , H01L29/78 , H01L21/762 , H01L21/336
CPC分类号： H01L21/76283 , H01L21/76251 , H01L29/7843 , H01L29/7846 , H01L29/7848 , H01L29/78684
摘要： A strained Ge-on-insulator structure is provided, comprising: a silicon substrate (1100), in which an oxide insulating layer (1200) is formed on a surface of the silicon substrate (1100); a Ge layer (1300) formed on the oxide insulating layer (1200), in which a first passivation layer (1400) is formed between the Ge layer (1300) and the oxide insulating layer (1200); a gate stack (1600, 1700) formed on the Ge layer (1300), a channel region formed below the gate stack (1600, 1700), and a source (1800) and a drain (1800) formed on sides of the channel region; and a Si N stress cap layer (1900) covering the gate stack (1600, 1700) to produce a strain in the channel region. Further, a method for forming the strained Ge-on-insulator structure is also provided.
摘要翻译：提供了一种应变绝缘体上的结构，包括：在硅衬底（1100）的表面上形成氧化物绝缘层（1200）的硅衬底（1100）; 形成在氧化物绝缘层（1200）上的Ge层（1300），其中在Ge层（1300）和氧化物绝缘层（1200）之间形成第一钝化层（1400）; 形成在Ge层（1300）上的栅极堆叠（1600,1700），形成在栅极叠层（1600,1700）下方的沟道区域，以及形成在沟道区域侧面上的源极（1800）和漏极（1800） ; 以及覆盖栅极堆叠（1600,1700）的Si N应力覆盖层（1900），以在沟道区域中产生应变。此外，还提供了用于形成应变的绝缘体上Ge的结构的方法。

9. 发明申请

WO2012119419A1 STRAINED GE-ON-INSULATOR STRUCTURE AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：应变导电绝缘体结构及其形成方法
公开(公告)号：WO2012119419A1
公开(公告)日：2012-09-13
申请号：PCT/CN2011/078948
申请日：2011-08-25
申请人： TSINGHUA UNIVERSITY , WANG, Jing , XU, Jun , GUO, Lei
发明人： WANG, Jing , XU, Jun , GUO, Lei
IPC分类号： H01L21/336 , H01L21/20
CPC分类号： H01L21/76283 , H01L21/76251 , H01L29/7843 , H01L29/7846 , H01L29/7848 , H01L29/78684
摘要： A strained Ge-on-insulator structure is provided, comprising: a silicon substrate (1100), in which an oxide insulating layer (1200) is formed on a surface of the silicon substrate (1100); a Ge layer (1300) formed on the oxide insulating layer (1200), in which a first passivation layer (1400) is formed between the Ge layer (1300) and the oxide insulating layer (1200); a gate stack (1600, 1700) formed on the Ge layer (1300); and a channel region formed below the gate stack (1600, 1700), and a source (1800) and a drain (1800) formed on sides of the channel region, in which the source (1800) and the drain (1800) are a Si x Ge -x :C source and a Si x Ge -x :C drain respectively to produce a tensile 10 strain in the channel region, in which x is within a range from 0 to 1 and a content of C is within a range from 0 to 7.5%. Further, a method for forming the strained Ge-on-insulator structure is also provided.
摘要翻译：提供了一种应变绝缘体上的结构，包括：在硅衬底（1100）的表面上形成氧化物绝缘层（1200）的硅衬底（1100）; 形成在氧化物绝缘层（1200）上的Ge层（1300），其中在Ge层（1300）和氧化物绝缘层（1200）之间形成第一钝化层（1400）; 形成在所述Ge层（1300）上的栅叠层（1600,1700）; 以及形成在所述栅极堆叠（1600,1700）下面的沟道区域，以及形成在所述沟道区域的侧面上的源极（1800）和漏极（1800），所述源极（1800）和所述漏极（1800） Si x Ge-X：C源和Si x Ge-X：C漏极，以在沟道区域中产生拉伸10应变，其中x在0至1的范围内，并且C的含量在范围内从0％到7.5％。此外，还提供了用于形成应变的绝缘体上Ge的结构的方法。

10. 发明申请

WO2012041087A1 SEMICONDUCTOR DEVICE AND METHOD FOR FORMING THE SAME 审中-公开
标题翻译：半导体器件及其形成方法
公开(公告)号：WO2012041087A1
公开(公告)日：2012-04-05
申请号：PCT/CN2011/076392
申请日：2011-06-27
申请人： TSINGHUA UNIVERSITY , WANG, Jing , XU, Jun , GUO, Lei
发明人： WANG, Jing , XU, Jun , GUO, Lei
IPC分类号： H01L29/06 , H01L21/02 , H01L29/12 , H01L21/20
CPC分类号： H01L29/267 , H01L21/02381 , H01L21/0245 , H01L21/0251 , H01L21/02538 , H01L21/0262 , H01L21/02639 , H01L21/02647
摘要： A semiconductor device and a method for forming the same are provided. The semiconductor device comprises: a substrate (1); an insulating layer (2), formed on the substrate (1) and having a trench (21) to expose an upper surface of the substrate (1); a first buffer layer (3), formed on the substrate (1) and in the trench (21); and a compound semiconductor layer (4), formed on the first buffer layer (3), wherein an aspect ratio of the trench (21) is larger than 1 and smaller than 10, wherein the first buffer layer (3) is formed by a low-temperature reduced pressure chemical vapor deposition process at a temperature between 200°C and 500°C, and wherein the compound semiconductor layer (4) is formed by a low-temperature metal organic chemical vapor deposition process at a temperature between 200°C and 600°C.
摘要翻译：提供半导体器件及其形成方法。半导体器件包括：衬底（1）; 形成在所述基板（1）上并具有用于露出所述基板（1）的上表面的沟槽（21）的绝缘层（2）; 形成在所述基板（1）和所述沟槽（21）中的第一缓冲层（3）; 和形成在第一缓冲层（3）上的化合物半导体层（4），其中沟槽（21）的纵横比大于1且小于10，其中第一缓冲层（3）由在200℃〜500℃的温度下进行低温减压化学气相沉积工艺，其中化合物半导体层（4）通过低温金属有机化学气相沉积工艺在200℃ 和600℃。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式