专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2012140483A1 QUANTUM WELL THERMOELECTRIC COMPONENT FOR USE IN A THERMOELECTRIC DEVICE 审中-公开
标题翻译：用于热电装置的量子阱热电组件
公开(公告)号：WO2012140483A1
公开(公告)日：2012-10-18
申请号：PCT/IB2012/000689
申请日：2012-04-04
申请人： SOITEC , DELPRAT, Daniel , FIGUET, Christophe , KONONCHUK, Oleg
发明人： DELPRAT, Daniel , FIGUET, Christophe , KONONCHUK, Oleg
IPC分类号： H01L35/26 , H01L21/02 , H01L35/22
CPC分类号： H01L35/02 , H01L35/22 , H01L35/26 , H01L35/34
摘要： A quantum well thermoelectric component for use in a thermoelectric device based on the thermoelectric effect, • comprising a stack (1 ) of layers (3, 4) of two materials respectively made on the basis of silicon and silicon-germanium, • the first of said two materials, made on the basis of silicon, defining a barrier semiconductor material and • the second of said two materials, made on the basis of silicon-germanium, defining a conducting semiconductor material, • said barrier semiconductor material having a band gap higher than the band gap of said conducting semiconductor material, wherein • the conducting semiconductor material is an alloy comprising silicon, germanium and at least a lattice matching element, said lattice matching element(s) being present in order to control a lattice parameter mismatch between the barrier layer (3) made of the barrier semiconductor material and the conducting layer (4) made of the conducting semiconductor material.
摘要翻译：一种用于基于热电效应的热电装置的量子阱热电组件，包括分别基于硅和硅 - 锗制成的两种材料的层（3,4）的叠层（1），第一层所述两种材料是在硅基的基础上制成的，限定了一种阻挡半导体材料，并且所述两种材料中的第二种是基于硅 - 锗制成的，限定了导电半导体材料，所述阻挡半导体材料具有较高的带隙所述导电半导体材料是包含硅，锗和至少晶格匹配元素的合金，所述晶格匹配元件存在以控制所述导电半导体材料的晶格参数失配，由阻挡半导体材料制成的阻挡层（3）和由导电半导体材料制成的导电层（4）。

2. 发明申请

WO2012175561A1 METHOD FOR TRANSFERRING A LAYER OF SEMICONDUCTOR, AND SUBSTRATE COMPRISING A CONFINEMENT STRUCTURE 审中-公开
标题翻译：用于传输半导体层的方法和包含约束结构的衬底
公开(公告)号：WO2012175561A1
公开(公告)日：2012-12-27
申请号：PCT/EP2012/061848
申请日：2012-06-20
申请人： SOITEC , LALLEMENT, Fabrice , FIGUET, Christophe , DELPRAT, Daniel
发明人： LALLEMENT, Fabrice , FIGUET, Christophe , DELPRAT, Daniel
IPC分类号： H01L21/762
CPC分类号： H01L21/76254 , H01L29/267
摘要： The invention relates to a method for transferring a layer of semiconductor, characterized in that it comprises the steps consisting in: -providing (E1) a donor substrate (3) comprising a useful layer (2) consisting of a semiconductor material, and a confinement structure (5), comprising a confinement layer (4), consisting of a semiconductor material, the confinement layer (4)with a chemical composition different than the useful layer (2), and two protective layers (6, 7)of semiconductor material, and with a chemical composition distinct from the confinement layer (4), the protective layers being arranged on both sides of the confinement layer (4), -introducing (E3) ions (15) int he donor substrate (3), -bonding ( E4) the donor substrate (3)and a receiver substrate (10), -subjecting (E5) the donor substrate (3) and the receiver substrate (10) to heat treatment comprising an increase in temperature, during which the confinement layer (4) attracts the ions (15) in order to concentrate them in said confinement layer (4), and -detaching (S6) the donor substrate (3) from the receiver substrate (10) by breaking at said confinement layer (4).
摘要翻译：本发明涉及一种用于转移半导体层的方法，其特征在于其包括以下步骤：提供（E1）施主衬底（3），其包括由半导体材料构成的有用层（2）和限制结构（5），包括：由半导体材料构成的约束层（4），具有不同于有用层（2）的化学组成的约束层（4），以及α两个保护层（6,7）半导体材料，并且具有与限制层（4）不同的化学组成，保护层布置在限制层（4）的两侧，在供体衬底（3）上引入（E3）离子（15），（E4）施主衬底（3）和接收器衬底（10）， - 施主（E5）施主衬底（3）和接受器衬底（10）以进行包括温度升高的热处理，在此期间限制层（4）吸引离子（15）以便集中它们在所述限制层（4）中，并且通过在所述限制层（4）处断开，从所述接收器基板（10） - 提取（S6）所述施主衬底（3）。

3. 发明申请

WO2006069945A1 PROCÉDÉ DE TRAITEMENT D'UNE SURFACE DE PLAQUETTE 审中-公开
标题翻译：用于处理波浪表面的方法
公开(公告)号：WO2006069945A1
公开(公告)日：2006-07-06
申请号：PCT/EP2005/057003
申请日：2005-12-21
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , MALEVILLE, Christophe , DELPRAT, Daniel , DELATTRE, Cécile , METRAL, Frédéric
发明人： MALEVILLE, Christophe , DELPRAT, Daniel , DELATTRE, Cécile , METRAL, Frédéric
IPC分类号： H01L21/762
CPC分类号： H01L21/76251
摘要： L'invention concerne un procédé de traitement de l'une ou l'autre ou les deux surfaces (12, 22), dites « de collage » d'une première plaquette (10), dite "donneuse" et d'une seconde plaquette (20), dite "réceptrice", destinées à être collées l'une contre l'autre. Ce procédé est remarquable en ce qu'il comprend une étape de nettoyage et d'activation, effectuée immédiatement avant le collage desdites plaquettes donneuse (10) et réceptrice (20), par application sur ladite ou lesdites surface(s) de collage (12, 22), d'une solution dite "de traitement", comprenant au moins environ 97 % d'une solution d'ammoniaque (NH 4 OH) dans de l'eau, de préférence déionisée, selon une concentration massique comprise entre environ 0,05 % et 2 %. Application à la fabrication de structures utilisées dans le domaine de l'optique, l'électronique ou optoélectronique.
摘要翻译：本发明涉及一种用于处理表面或两个表面（12,22）的方法，所述表面称为第一被称为施主晶片（10）和第二所谓的接收器晶片（20）的结合表面，其被设计成结合在一起。该方法的特征在于，其包括在所述施主（10）和接收器（20）晶片的接合之前立即通过在所述接合表面（12,22）上施加所述施加到所述接合器（20）晶片上的清洁和激活步骤包含至少97％的氨水溶液（NH 4 OH）的水溶液，优选去离子水，质量浓度范围为约0.05％至2％。本发明对于制造在光学，电子学或光电领域中使用的结构是有用的。

4. 发明申请

WO2012003157A1 SEMICONDUCTOR ON GLASS SUBSTRATE WITH STIFFENING LAYER AND PROCESS OF MAKING THE SAME 审中-公开
标题翻译：具有强化层的玻璃基板上的半导体及其制造方法
公开(公告)号：WO2012003157A1
公开(公告)日：2012-01-05
申请号：PCT/US2011/042068
申请日：2011-06-28
申请人： CORNING INCORPORATED , SILICON ON INSULATOR TECHNOLOGIES S.A. , CHUANG, Ta Ko , CITES, Jeffrey S. , DELPRAT, Daniel , MOHAMED, Nadia B. , USENKO, Alex
发明人： CHUANG, Ta Ko , CITES, Jeffrey S. , DELPRAT, Daniel , MOHAMED, Nadia B. , USENKO, Alex
IPC分类号： H01L21/762
CPC分类号： H01L29/02 , H01L21/185 , H01L21/762 , H01L21/76254
摘要： A semiconductor-on-glass substrate having a relatively stiff (e.g. relatively high Young's modulus of 125 or higher) stiffening layer or layers placed between the silicon film and the glass in order to eliminate the canyons and pin holes that otherwise form in the surface of the transferred silicon film during the ion implantation thin film transfer process. The new stiffening layer may be formed of a material, such as silicon nitride, that also serves as an efficient barrier against penetration of sodium and other harmful impurities from the glass substrate into the silicon film.
摘要翻译：一种半导体玻璃衬底，其具有相对较硬（例如相对较高的杨氏模量为125或更高）的加强层或者放置在硅膜和玻璃之间的层，以消除否则在表面上形成的峡谷和针孔在离子注入薄膜转移过程中转移的硅膜。新的加强层可以由诸如氮化硅的材料形成，其也用作有效阻挡钠和其它有害杂质从玻璃基板渗透到硅膜中的有效屏障。

5. 发明申请

WO2011067394A1 PROCEDE DE FABRICATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT, A PERTES ELECTRIQUES DIMINUEES ET STRUCTURE CORRESPONDANTE 审中-公开
标题翻译：制造具有低电损耗的半导体绝缘体结构的方法及相应的结构
公开(公告)号：WO2011067394A1
公开(公告)日：2011-06-09
申请号：PCT/EP2010/068883
申请日：2010-12-03
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , REYNAUD, Patrick , KERDILES, Sébastien , DELPRAT, Daniel
发明人： REYNAUD, Patrick , KERDILES, Sébastien , DELPRAT, Daniel
IPC分类号： H01L21/762
CPC分类号： H01L27/1203 , H01L21/76254 , H01L29/0649
摘要： La présente invention est relative à un procédé de fabrication d'une structure de type SOI, à pertes électriques diminuées, qui comprend successivement un substrat support en silicium (2), une couche d'oxyde (10) et une couche mince d'un matériau semi-conducteur (11), une couche de silicium polycristallin étant intercalée entre le substrat support et la couche d'oxyde, qui comprend les étapes suivantes : a) oxydation d'un substrat donneur (1) en matériau semiconducteur pour y former en surface une couche d'oxyde (10); b) implantation d'ions dans le substrat donneur pour y former une zone de fragilisation; c) collage du substrat donneur (1) sur le substrat support (2), le dit substrat support (2) ayant subi un traitement thermique apte à lui conférer une haute résistivité, sa face supérieure qui reçoit le substrat donneur (1) étant revêtue de ladite couche de silicium polycristallin (20); d) fracture du substrat donneur (1) selon la zone de fragilisation pour transférer sur le substrat support (2) une couche mince (11) de matériau semi conducteur; e) mise en œuvre d'au moins une stabilisation thermique de ladite structure (3) ainsi réalisée, caractérisé par le fait que ledit traitement apte à conférer une haute résistivité audit substrat support (2) est mis en œuvre avant la formation de la couche de silicium polycristallin (20), et que l'étape e) comporte au moins une étape thermique longue, mise en œuvre à une température qui n'excède pas 9500C, pendant au moins 10 minutes.
摘要翻译：本发明涉及一种制造具有低损耗的SOI结构的方法，并且连续地包括硅保持基板（2），氧化物层（10）和半导体材料薄膜（11）。多晶硅层插入在保持基板和氧化物层之间，所述方法包括以下步骤：a）氧化半导体材料供体基板（1），以在其表面上形成氧化物层（10）; b）将离子注入施主衬底中，以在其上形成弱化区域; c）将所述施主衬底（1）粘附到所述保持衬底（2）上，所述保持衬底（2）经受能够赋予其高电阻率的热处理，其上表面接收所述施主衬底（1）多晶硅层（20）; d）沿着弱化区域破坏施主衬底（1），以将半导体材料薄膜（11）转移到保持衬底（2）上; 以及e）为所述由此产生的结构（3）实施至少一个热稳定。所述方法的特征在于，在形成多晶硅层（20）之前实现能够赋予所述保持衬底（2）高电阻率的所述处理，并且步骤e）包括至少一个长的热步骤在不超过950℃的温度下至少10分钟。

6. 发明申请

WO2008107029A1 PROCÉDÉ DE COLLAGE DE DEUX SUBSTRATS 审中-公开
标题翻译：结合两个基板的方法
公开(公告)号：WO2008107029A1
公开(公告)日：2008-09-12
申请号：PCT/EP2007/062750
申请日：2007-11-23
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , KERDILES, Sébastien , MICHEL, Willy , SCHWARZENBACH, Walter , DELPRAT, Daniel , BEN MOHAMED, Nadia
发明人： KERDILES, Sébastien , MICHEL, Willy , SCHWARZENBACH, Walter , DELPRAT, Daniel , BEN MOHAMED, Nadia
IPC分类号： H01L21/20
CPC分类号： H01L21/2007 , H01L21/02052
摘要： L'invention propose un procédé de collage de deux substrats entre eux au cours duquel on procède à la mise en contact des surfaces desdits substrats, comprenant au moins une étape de nettoyage de la surface de l'un et/ou l'autre des substrats à coller avant la mise en contact de leurs surfaces, caractérisé en ce que l'étape de nettoyage est réalisée de manière à ce que chaque surface nettoyée soit peu rugosifiée, et en ce que le collage est en outre précédé d'un chauffage d'au moins un substrat à coller, ledit chauffage étant initié avant la mise en contact des surfaces des substrats et prolongé au moins jusqu'à leur mise en contact. L'invention porte également sur un procédé de formation d'une structure comprenant une couche mince en matériau semi-conducteur transférée d'un substrat donneur sur un second substrat, le procédé comprenant la co- implantation de deux espèces atomiques dans le substrat donneur de manière à créer une zone de fragilisation délimitant la couche mince à transférer, et le collage desdits substrats entre eux, caractérisé en ce que les deux espèces atomiques sont implantées de telle sorte que leurs pics présentent un décalage inférieur à 200 Λ dans l'épaisseur du substrat donneur, et en ce que le collage est réalisé par le procédé décrit plus haut.
摘要翻译：本发明提供了一种将两个基板结合在一起的方法，在该方法中，所述基板的表面彼此接触，包括至少一个步骤，在待表面进入之前清洁要粘合的一个或两个基板的表面接触，其特征在于，进行清洁步骤，使得每个清洁的表面几乎没有变粗糙，并且在此之前，接合之前还要加热至少一个待接合的基底，所述加热在基底的表面被引入至少接触并延伸至接触。本发明还涉及一种形成包括从供体衬底转移到第二衬底的半导体材料的薄膜的结构的方法，所述方法包括将两个原子物质共注入到供体衬底中以产生弱化区形成要转移的薄膜的边界，以及将所述基板接合在一起，其特征在于，以这样的方式注入两种原子种类，使得它们的峰在供体基底的厚度上偏移小于200，因为通过上述方法进行接合。

7. 发明申请

WO2012000821A1 METHOD FOR REDUCING IRREGULARITIES AT THE SURFACE OF A LAYER TRANSFERRED FROM A SOURCE SUBSTRATE TO A GLASS-BASED SUPPORT SUBSTRATE 审中-公开
标题翻译：将从源基板转移到玻璃基支撑层的层的表面上减少不规则的方法
公开(公告)号：WO2012000821A1
公开(公告)日：2012-01-05
申请号：PCT/EP2011/060251
申请日：2011-06-20
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , DELPRAT, Daniel , DURET, Carine , BEN MOHAMED, Nadia , LALLEMENT, Fabrice
发明人： DELPRAT, Daniel , DURET, Carine , BEN MOHAMED, Nadia , LALLEMENT, Fabrice
IPC分类号： H01L21/762
CPC分类号： H01L21/76254
摘要： The present invention concerns a method for reducing irregularities at the surface of a layer (4) transferred from a source substrate (1) to a glass-based support substrate (3), wherein said transfer comprises the steps of: (a) generating a weakening zone (2) in the source substrate (1); (b) contacting the source substrate (1) and the glass-based support substrate (3); (c) splitting the source substrate (1) at the weakening zone (2); characterized in that the thickness of the glass-based substrate is comprised between 300 μm and 600 μm.
摘要翻译：本发明涉及一种减少从源极基板（1）转移到玻璃基支撑基板（3）的层（4）的表面上的不规则性的方法，其中所述转移包括以下步骤：（a）产生源基片（1）中的弱化区（2）; （b）使所述源极衬底（1）和所述玻璃基支撑衬底（3）接触; （c）在弱化区（2）处分离源极衬底（1）; 其特征在于，所述玻璃基板的厚度为300μm〜600μm。

8. 发明申请

WO2006070220A1 METHOD FOR OBTAINING A THIN LAYER HAVING A LOW DENSITY OF HOLES 审中-公开
标题翻译：用于获得具有低密度孔的薄层的方法
公开(公告)号：WO2006070220A1
公开(公告)日：2006-07-06
申请号：PCT/IB2004/004390
申请日：2004-12-28
申请人： S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIES , BEN MOHAMED, Nadia , NEYRET, Eric , DELPRAT, Daniel
发明人： BEN MOHAMED, Nadia , NEYRET, Eric , DELPRAT, Daniel
IPC分类号： H01L21/762
CPC分类号： H01L21/76224 , H01L21/76254
摘要： The invention proposes a method for determining the thickness of a part of a donor substrate which is to be transferred onto a support substrate, said part being intended to be thereafter submitted to a selected finishing sequence comprising at least one operation, the method being characterized in that a minimum thickness to be transferred is determined for said transferred part: to present, after each operation of the finishing sequence, a density of killing holes less than said maximal density, and to reach said selected thickness once the complete finishing sequence achieved.
摘要翻译：本发明提出了一种用于确定要转移到支撑衬底上的供体衬底的一部分的厚度的方法，所述部分旨在随后进行包括至少一个操作的所选择的整理序列，该方法的特征在于确定要转移的最小厚度：在每次完成精加工序列操作之后，存在小于所述最大密度的杀伤孔的密度，并且一旦达到完成的完成顺序即达到所述选定的厚度。

9. 发明申请

WO2021111062A1 PROCÉDÉ DE FORMATION D'UN SUBSTRAT DE MANIPULATION POUR UNE STRUCTURE COMPOSITE CIBLANT DES APPLICATIONS RF ET SUBSTRAT DE MANIPULATION 审中-公开
公开(公告)号：WO2021111062A1
公开(公告)日：2021-06-10
申请号：PCT/FR2020/052171
申请日：2020-11-25
申请人： SOITEC
发明人： KIM, Young-Pil , DELPRAT, Daniel , CAPELLO, Luciana , BERTRAND, Isabelle , ALLIBERT, Frédéric
IPC分类号： H01L21/762
摘要： L'invention concerne un substrat de manipulation (100) pour structure composite comprenant : un substrat de base (12) constitué d'une couche épitaxiale (2) de silicium sur une tranche (1) de silicium monocristallin obtenue par tirage Czochralski, ayant une résistivité comprise entre 10 et 500 ohm.cm, ladite couche épitaxiale (2) de silicium présentant une résistivité supérieure à 2000 ohm.cm et une épaisseur allant de 2 à 100 microns, une couche (3) de passivation sur et en contact avec la couche épitaxiale (2) de silicium, ladite couche (3) de passivation étant amorphe ou polycristalline, -une couche (4) de piégeage de charge sur et en contact avec la couche (3) de passivation. L'invention concerne également un procédé de formation d'un tel substrat.

10. 发明申请

WO2017167976A1 METHOD FOR MANUFACTURING A STRUCTURE FOR FORMING A TRIDIMENSIONAL MONOLITHIC INTEGRATED CIRCUIT 审中-公开
标题翻译：制造用于形成三端单片集成电路的结构的方法
公开(公告)号：WO2017167976A1
公开(公告)日：2017-10-05
申请号：PCT/EP2017/057717
申请日：2017-03-31
申请人： SOITEC
发明人： FIGUET, Christophe , ECARNOT, Ludovic , NGUYEN, Bich-Yen , SCHWARZENBACH, Walter , DELPRAT, Daniel , RADU, Ionut
IPC分类号： H01L21/18 , H01L21/306 , H01L25/00
摘要： The invention relates to a method for manufacturing a structure comprising a first substrate (1) comprising at least one electronic component (10) likely to be damaged by a temperature higher than 400°C and a semi-conductor layer extending on said first substrate, characterised in that it comprises the following steps of: (a) providing a first bonding metal layer (11) on the first substrate (1), (b) providing a second substrate (2) comprising successively: -a semi-conductor base substrate (20), -a stack (21) of a plurality of semi-conductor epitaxial layers, a layer (210) of Si x Ge 1-x , with 0 ≤ x ≤1 being located at the surface of said stack (21) opposite to the base substrate (20),1-a second bonding metal layer (22), (c)bonding the first substrate and the second substrate through the first and second bonding metal layers(11, 22),said bonding step being carried out at a temperature lower than or equal to 400°C, (d) removing a part of the second substrate so as to transfer the layer (210) of Si x Ge 1-x on the first substrate(1), said removing comprising at least selectively chemically etching a layer of the second substrate (2) relative to the Si x Ge 1-x layer (210).
摘要翻译：本发明涉及一种用于制造结构的方法，所述结构包括第一基板（1）和第二基板（1），所述第一基板包括至少一个可能被高于400℃的温度损坏的电子部件（10）其特征在于，它包括以下步骤：（a）在第一衬底（1）上提供第一键合金属层（11）;（b）提供第二衬底（2），该第二衬底（2）依次包括：： - 半导体基础衬底（20）， - 多个半导体外延层的堆叠（21），Si x x Ge 1-x层（210）其中0≤x≤1位于所述叠层（21）的与所述基底衬底（20）相对的表面处，1-第二接合金属层（22），（c）将所述第一衬底和通过所述第一和第二键合金属层（11,22）连接所述第二衬底，所述键合步骤在低于或等于400℃的温度下进行，（d）除去部分所述s 第二衬底，以便在第一衬底（1）上转移Si x Ge 1-x的层（210），所述去除包括至少选择性地化学蚀刻层（2）相对于Si _{1 _{1 1-x 层（210）的第一衬底（2）。}}

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式