会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 3. 发明申请
    • PROCEDE DE FABRICATION D'UNE STRUCTURE DE TYPE SEMI-CONDUCTEUR SUR ISOLANT, A PERTES ELECTRIQUES DIMINUEES ET STRUCTURE CORRESPONDANTE
    • 制造具有低电损耗的半导体绝缘体结构的方法及相应的结构
    • WO2011067394A1
    • 2011-06-09
    • PCT/EP2010/068883
    • 2010-12-03
    • S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIESREYNAUD, PatrickKERDILES, SébastienDELPRAT, Daniel
    • REYNAUD, PatrickKERDILES, SébastienDELPRAT, Daniel
    • H01L21/762
    • H01L27/1203H01L21/76254H01L29/0649
    • La présente invention est relative à un procédé de fabrication d'une structure de type SOI, à pertes électriques diminuées, qui comprend successivement un substrat support en silicium (2), une couche d'oxyde (10) et une couche mince d'un matériau semi-conducteur (11), une couche de silicium polycristallin étant intercalée entre le substrat support et la couche d'oxyde, qui comprend les étapes suivantes : a) oxydation d'un substrat donneur (1) en matériau semiconducteur pour y former en surface une couche d'oxyde (10); b) implantation d'ions dans le substrat donneur pour y former une zone de fragilisation; c) collage du substrat donneur (1) sur le substrat support (2), le dit substrat support (2) ayant subi un traitement thermique apte à lui conférer une haute résistivité, sa face supérieure qui reçoit le substrat donneur (1) étant revêtue de ladite couche de silicium polycristallin (20); d) fracture du substrat donneur (1) selon la zone de fragilisation pour transférer sur le substrat support (2) une couche mince (11) de matériau semi conducteur; e) mise en œuvre d'au moins une stabilisation thermique de ladite structure (3) ainsi réalisée, caractérisé par le fait que ledit traitement apte à conférer une haute résistivité audit substrat support (2) est mis en œuvre avant la formation de la couche de silicium polycristallin (20), et que l'étape e) comporte au moins une étape thermique longue, mise en œuvre à une température qui n'excède pas 9500C, pendant au moins 10 minutes.
    • 本发明涉及一种制造具有低损耗的SOI结构的方法,并且连续地包括硅保持基板(2),氧化物层(10)和半导体材料薄膜(11)。 多晶硅层插入在保持基板和氧化物层之间,所述方法包括以下步骤:a)氧化半导体材料供体基板(1),以在其表面上形成氧化物层(10); b)将离子注入施主衬底中,以在其上形成弱化区域; c)将所述施主衬底(1)粘附到所述保持衬底(2)上,所述保持衬底(2)经受能够赋予其高电阻率的热处理,其上表面接收所述施主衬底(1) 多晶硅层(20); d)沿着弱化区域破坏施主衬底(1),以将半导体材料薄膜(11)转移到保持衬底(2)上; 以及e)为所述由此产生的结构(3)实施至少一个热稳定。 所述方法的特征在于,在形成多晶硅层(20)之前实现能够赋予所述保持衬底(2)高电阻率的所述处理,并且步骤e)包括至少一个长的热步骤 在不超过950℃的温度下至少10分钟。
    • 4. 发明申请
    • PROCÉDÉ DE COLLAGE DE DEUX SUBSTRATS
    • 结合两个基板的方法
    • WO2008107029A1
    • 2008-09-12
    • PCT/EP2007/062750
    • 2007-11-23
    • S.O.I.TEC SILICON ON INSULATOR TECHNOLOGIESKERDILES, SébastienMICHEL, WillySCHWARZENBACH, WalterDELPRAT, DanielBEN MOHAMED, Nadia
    • KERDILES, SébastienMICHEL, WillySCHWARZENBACH, WalterDELPRAT, DanielBEN MOHAMED, Nadia
    • H01L21/20
    • H01L21/2007H01L21/02052
    • L'invention propose un procédé de collage de deux substrats entre eux au cours duquel on procède à la mise en contact des surfaces desdits substrats, comprenant au moins une étape de nettoyage de la surface de l'un et/ou l'autre des substrats à coller avant la mise en contact de leurs surfaces, caractérisé en ce que l'étape de nettoyage est réalisée de manière à ce que chaque surface nettoyée soit peu rugosifiée, et en ce que le collage est en outre précédé d'un chauffage d'au moins un substrat à coller, ledit chauffage étant initié avant la mise en contact des surfaces des substrats et prolongé au moins jusqu'à leur mise en contact. L'invention porte également sur un procédé de formation d'une structure comprenant une couche mince en matériau semi-conducteur transférée d'un substrat donneur sur un second substrat, le procédé comprenant la co- implantation de deux espèces atomiques dans le substrat donneur de manière à créer une zone de fragilisation délimitant la couche mince à transférer, et le collage desdits substrats entre eux, caractérisé en ce que les deux espèces atomiques sont implantées de telle sorte que leurs pics présentent un décalage inférieur à 200 Λ dans l'épaisseur du substrat donneur, et en ce que le collage est réalisé par le procédé décrit plus haut.
    • 本发明提供了一种将两个基板结合在一起的方法,在该方法中,所述基板的表面彼此接触,包括至少一个步骤,在待表面进入之前清洁要粘合的一个或两个基板的表面 接触,其特征在于,进行清洁步骤,使得每个清洁的表面几乎没有变粗糙,并且在此之前,接合之前还要加热至少一个待接合的基底,所述加热在基底的表面被引入 至少接触并延伸至接触。 本发明还涉及一种形成包括从供体衬底转移到第二衬底的半导体材料的薄膜的结构的方法,所述方法包括将两个原子物质共注入到供体衬底中以产生弱化区 形成要转移的薄膜的边界,以及将所述基板接合在一起,其特征在于,以这样的方式注入两种原子种类,使得它们的峰在供体基底的厚度上偏移小于200, 因为通过上述方法进行接合。
    • 6. 发明申请
    • METHOD FOR TRANSFERRING A LAYER OF SEMICONDUCTOR, AND SUBSTRATE COMPRISING A CONFINEMENT STRUCTURE
    • 用于传输半导体层的方法和包含约束结构的衬底
    • WO2012175561A1
    • 2012-12-27
    • PCT/EP2012/061848
    • 2012-06-20
    • SOITECLALLEMENT, FabriceFIGUET, ChristopheDELPRAT, Daniel
    • LALLEMENT, FabriceFIGUET, ChristopheDELPRAT, Daniel
    • H01L21/762
    • H01L21/76254H01L29/267
    • The invention relates to a method for transferring a layer of semiconductor, characterized in that it comprises the steps consisting in: -providing (E1) a donor substrate (3) comprising a useful layer (2) consisting of a semiconductor material, and a confinement structure (5), comprising a confinement layer (4), consisting of a semiconductor material, the confinement layer (4)with a chemical composition different than the useful layer (2), and two protective layers (6, 7)of semiconductor material, and with a chemical composition distinct from the confinement layer (4), the protective layers being arranged on both sides of the confinement layer (4), -introducing (E3) ions (15) int he donor substrate (3), -bonding ( E4) the donor substrate (3)and a receiver substrate (10), -subjecting (E5) the donor substrate (3) and the receiver substrate (10) to heat treatment comprising an increase in temperature, during which the confinement layer (4) attracts the ions (15) in order to concentrate them in said confinement layer (4), and -detaching (S6) the donor substrate (3) from the receiver substrate (10) by breaking at said confinement layer (4).
    • 本发明涉及一种用于转移半导体层的方法,其特征在于其包括以下步骤:提供(E1)施主衬底(3),其包括由半导体材料构成的有用层(2)和限制 结构(5),包括:由半导体材料构成的约束层(4),具有不同于有用层(2)的化学组成的约束层(4),以及α两个保护层(6,7) 半导体材料,并且具有与限制层(4)不同的化学组成,保护层布置在限制层(4)的两侧,在供体衬底(3)上引入(E3)离子(15), (E4)施主衬底(3)和接收器衬底(10), - 施主(E5)施主衬底(3)和接受器衬底(10)以进行包括温度升高的热处理,在此期间限制 层(4)吸引离子(15)以便集中 它们在所述限制层(4)中,并且通过在所述限制层(4)处断开,从所述接收器基板(10) - 提取(S6)所述施主衬底(3)。
    • 7. 发明申请
    • QUANTUM WELL THERMOELECTRIC COMPONENT FOR USE IN A THERMOELECTRIC DEVICE
    • 用于热电装置的量子阱热电组件
    • WO2012140483A1
    • 2012-10-18
    • PCT/IB2012/000689
    • 2012-04-04
    • SOITECDELPRAT, DanielFIGUET, ChristopheKONONCHUK, Oleg
    • DELPRAT, DanielFIGUET, ChristopheKONONCHUK, Oleg
    • H01L35/26H01L21/02H01L35/22
    • H01L35/02H01L35/22H01L35/26H01L35/34
    • A quantum well thermoelectric component for use in a thermoelectric device based on the thermoelectric effect, • comprising a stack (1 ) of layers (3, 4) of two materials respectively made on the basis of silicon and silicon-germanium, • the first of said two materials, made on the basis of silicon, defining a barrier semiconductor material and • the second of said two materials, made on the basis of silicon-germanium, defining a conducting semiconductor material, • said barrier semiconductor material having a band gap higher than the band gap of said conducting semiconductor material, wherein • the conducting semiconductor material is an alloy comprising silicon, germanium and at least a lattice matching element, said lattice matching element(s) being present in order to control a lattice parameter mismatch between the barrier layer (3) made of the barrier semiconductor material and the conducting layer (4) made of the conducting semiconductor material.
    • 一种用于基于热电效应的热电装置的量子阱热电组件,包括分别基于硅和硅 - 锗制成的两种材料的层(3,4)的叠层(1),第一层 所述两种材料是在硅基的基础上制成的,限定了一种阻挡半导体材料,并且所述两种材料中的第二种是基于硅 - 锗制成的,限定了导电半导体材料,所述阻挡半导体材料具有较高的带隙 所述导电半导体材料是包含硅,锗和至少晶格匹配元素的合金,所述晶格匹配元件存在以控制所述导电半导体材料的晶格参数失配, 由阻挡半导体材料制成的阻挡层(3)和由导电半导体材料制成的导电层(4)。