专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2009158057A1 TEST INTERPOSER HAVING ACTIVE CIRCUIT COMPONENT AND METHOD THEREFOR 审中-公开
标题翻译：具有有效电路组件的测试插座及其方法
公开(公告)号：WO2009158057A1
公开(公告)日：2009-12-30
申请号：PCT/US2009/039635
申请日：2009-04-06
申请人： FREESCALE SEMICONDUCTOR INC. , MANGRUM, Marc, A. , PATTEN, David, T. , BURCH, Kenneth, R.
发明人： MANGRUM, Marc, A. , PATTEN, David, T. , BURCH, Kenneth, R.
IPC分类号： G01R31/3183 , G01R31/26 , H01L21/66
CPC分类号： G01R31/2889 , G01R1/0408
摘要： A device under test (DUT) (140) is tested via a test interposer (130). The test interposer (130) includes a first set of contacts (232, 332, 832) at a first surface (131) to interface with the contacts of a load board (120) or other interface of an automated test equipment (ATE) (110) and a second set of contacts (234, 334, 834) at an opposing second surface (132) to interface with the contacts of the DUT (140). The second set of contacts (234, 334, 834) can have a smaller contact pitch (338, 838) than the contact pitch (336, 836) of the first set of contacts (232, 332, 832) to facilitate connection to the smaller pitch (338, 838) of the contacts of the DUT (140). The test interposer (130) further includes one or more active circuit components (340, 342) or passive circuit components (340, 342) to facilitate testing of the DUT (140). The test interposer (130) can be implemented as an integrated circuit (IC) package (301) that encapsulates the circuit components (340, 342).
摘要翻译：被测设备（DUT）（140）通过测试插件（130）进行测试。测试插入器（130）包括在第一表面（131）处的第一组触点（232,332,832），以与负载板（120）的触点或自动测试设备（ATE）的其他接口 110）和在相对的第二表面（132）处的第二组触点（234,334,834）以与DUT（140）的触点相接合。第二组触点（234,334,834）可以具有比第一组触点（232,332,832）的接触间距（336,836）更小的接触间距（338,838），以便于连接到 DUT（140）的触点的较小间距（338,838）。测试插入器（130）还包括一个或多个有源电路部件（340,342）或无源电路部件（340,342），以便于DUT（140）的测试。测试插入器（130）可以被实现为封装电路组件（340,342）的集成电路（IC）封装（301）。

2. 发明申请

WO2008063742A2 METHOD OF PACKAGING A SEMICONDUCTOR DEVICE AND A PREFABRICATED CONNECTOR 审中-公开
标题翻译：包装半导体装置和预制连接器的方法
公开(公告)号：WO2008063742A2
公开(公告)日：2008-05-29
申请号：PCT/US2007/079714
申请日：2007-09-27
申请人： FREESCALE SEMICONDUCTOR INC. , MANGRUM, Marc, A. , BURCH, Kenneth, R.
发明人： MANGRUM, Marc, A. , BURCH, Kenneth, R.
IPC分类号： H01L21/56
CPC分类号： H01L24/19 , H01L23/522 , H01L23/5389 , H01L24/72 , H01L24/82 , H01L24/96 , H01L24/97 , H01L2224/0401 , H01L2224/04105 , H01L2224/12105 , H01L2224/16225 , H01L2224/8192 , H01L2224/9202 , H01L2224/97 , H01L2924/01029 , H01L2924/01033 , H01L2924/01047 , H01L2924/01078 , H01L2924/01079 , H01L2924/014 , H01L2924/14 , H01L2224/81 , H01L2224/82
摘要： A method of packaging a first device (12, 102) having a first major surface and a second major surface includes forming a first layer (14, 104) over a second major surface of the first device and around sides of the first device and leaving the first major surface of the first device exposed, wherein the first layer is selected from the group consisting of an encapsulant and a polymer; forming a first dielectric layer (52, 152, 170) over the first major surface of the first device, forming a via (30, 32, 128) in the first dielectric layer, forming a seed layer (38, 40, 136) within the via and over a portion of the first dielectric layer, physically coupling a connector (82, 116) to the seed layer, and plating a conductive material over the seed layer to form a first interconnect (90, 92, 144, 164) in the first via and over a portion of the first dielectric layer.
摘要翻译：一种封装具有第一主表面和第二主表面的第一器件（12,102）的方法包括在第一器件的第二主表面上形成第一层（14,104），以及在第一器件的周围并且使第一器件的第一主表面暴露，其中第一层选自包封剂和聚合物; 在第一器件的第一主表面上形成第一介电层（52,152,170），在第一介电层中形成通孔（30,32,128），在第一器件的第一主表面上形成晶种层（38,40,132）所述通孔和所述第一介电层的一部分之上，将连接器（82,116）物理耦合到所述种子层，以及在所述种子层上电镀导电材料以形成第一互连（90,92,144,164），所述第一互连第一通孔和第一介电层的一部分之上。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式