专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2013030628A1 INTEGRATED CIRCUIT DEVICE, MEMORY INTERFACE MODULE, DATA PROCESSING SYSTEM AND METHOD FOR PROVIDING DATA ACCESS CONTROL 审中-公开
标题翻译：集成电路设备，存储器接口模块，数据处理系统和提供数据访问控制的方法
公开(公告)号：WO2013030628A1
公开(公告)日：2013-03-07
申请号：PCT/IB2011/053837
申请日：2011-09-01
申请人： FREESCALE SEMICONDUCTOR, INC. , THANNER, Manfred , AMEDEO, Nancy , MUELLER, Stephan , REIPOLD, Anthony
发明人： THANNER, Manfred , AMEDEO, Nancy , MUELLER, Stephan , REIPOLD, Anthony
IPC分类号： G06F13/14 , G06F12/00 , G11C7/10
CPC分类号： G06F3/0656 , G06F3/0611 , G06F3/0671 , G06F12/0862 , G06F13/1673 , G06F2212/6022
摘要： An integrated circuit device (105) comprising at least one memory interface module (130) arranged to be operably coupled between at least one data storage device (150) and a plurality of master devices (1 10) within a data processing system (100). The at least one memory interface module (130) comprises a plurality of buffers (138, 442, 444, 445, 446, 448) and at least one data access control module (132, 430, 435). The at least one data access control module (132, 430, 435) being arranged to fetch data from the at least one data storage device (150) in response to a received memory access request comprising a master device identifier (141 ), select at least one buffer (138, 442, 444, 445, 446, 448) based at least partly on the master device identifier (141 ) of the received access request, and load the fetched data into the selected at least one buffer (138, 442, 444, 445, 446, 448).
摘要翻译：一种集成电路装置（105），包括布置成可操作地耦合在数据处理系统（100）内的至少一个数据存储装置（150）和多个主装置（110）之间的至少一个存储器接口模块（130）。所述至少一个存储器接口模块（130）包括多个缓冲器（138,442,444,445,446,448）和至少一个数据访问控制模块（132,430,435）。所述至少一个数据访问控制模块（132,430,435）被布置成响应于包括主设备标识符（141）的接收到的存储器访问请求从所述至少一个数据存储设备（150）提取数据，在至少部分地基于接收到的访问请求的主设备标识符（141）上的至少一个缓冲器（138,442,444,445,446,448），并将获取的数据加载到所选择的至少一个缓冲器（138,442）中，444,445,446,448）。

2. 发明申请

WO2009153623A1 MEMORY SYSTEM WITH REDUNDANT DATA STORAGE AND ERROR CORRECTION 审中-公开
标题翻译：具有冗余数据存储和错误校正的存储器系统
公开(公告)号：WO2009153623A1
公开(公告)日：2009-12-23
申请号：PCT/IB2008/052447
申请日：2008-06-20
申请人： FREESCALE SEMICONDUCTOR, INC. , ROHLEDER, Michael , HAY, Gary , MUELLER, Stephan , THANNER, Manfred
发明人： ROHLEDER, Michael , HAY, Gary , MUELLER, Stephan , THANNER, Manfred
IPC分类号： G11C29/00 , G06F11/16
CPC分类号： G06F11/167 , G11C29/74 , G11C2029/0411
摘要： A system comprises at least two random access memory (RAM) elements arranged to store data redundantly. The system further comprises RA M routing logic comprising comparison logic operably coupled to the at least two RAM elements and arranged to compare redundant data read from the at least two RAM elements, and check and validation logic, independent of the RAM routing logic, operably coupled to the at least two RAM elements and arranged to additionally detect an error in the redundant data read from th e at least two RAM elements and provide an error indication signal to the RAM routing logic in re sponse thereto. The RAM routing logic further comprises selection logic arranged to dynamically select redundant data from one of the at least two RAM elements based on the comparison of t he redundant data and the error indication signal.
摘要翻译：系统包括被布置为冗余地存储数据的至少两个随机存取存储器（RAM）元件。系统还包括RA M路由逻辑，其包括可操作地耦合到所述至少两个RAM元素的比较逻辑，并且被布置为比较与所述至少两个RAM元素读取的冗余数据，以及独立于所述RAM路由逻辑的检查和验证逻辑，至少两个RAM元件，并且被布置为附加地检测从至少两个RAM元件读取的冗余数据中的错误，并向RAM路由逻辑提供错误指示信号以对其进行响应。 RAM路由逻辑还包括选择逻辑，其被布置为基于冗余数据和错误指示信号的比较来动态地从至少两个RAM元素中的一个RAM元素中选择冗余数据。

3. 发明申请

WO2009090502A1 PROCESSOR BASED SYSTEM HAVING ECC BASED CHECK AND ACCESS VALIDATION INFORMATION MEANS 审中-公开
标题翻译：基于ECC的基于处理器的系统检查和访问验证信息手段
公开(公告)号：WO2009090502A1
公开(公告)日：2009-07-23
申请号：PCT/IB2008/050149
申请日：2008-01-16
申请人： FREESCALE SEMICONDUCTOR, INC. , ROHLEDER, Michael , HAY, Gary , MUELLER, Stephan , THANNER, Manfred
发明人： ROHLEDER, Michael , HAY, Gary , MUELLER, Stephan , THANNER, Manfred
IPC分类号： G06F11/00 , G06F12/14
CPC分类号： G06F11/1645 , G06F11/10 , G06F11/1654 , G06F2201/845
摘要： A system (100) comprises a first master element (110, 910); and at least one shared communication element (130, 940) arranged to operably couple the first master element (110, 910) to at least one slave element (140, 150, 170). The system (100) further comprises at least one validation element (180, 190, 960, 970, 980, 990) located on at least one further validation path (114, 124, 117) located between the first master element (110, 910) and the at least one slave element (140, 150, 170), wherein the at least one validation element (180, 190, 960, 970, 980, 990) is arranged to validate at least one of: at least one access request by the first master element (110, 910); and a response to an access request from the at least one slave element (140, 150, 170).
摘要翻译：系统（100）包括第一主元件（110,910）; 以及布置成可操作地将第一主元件（110,910）耦合到至少一个从属元件（140,150,170）的至少一个共享通信元件（130,940）。所述系统（100）还包括至少一个确定元件（180,190,960,970,980,990），位于所述第一主元件（110,910）之间的至少一个另外的验证路径（114,124,117）上，）和所述至少一个从属元件（140,150,170），其中所述至少一个验证元件（180,190,990,970,980,990）被布置成验证以下至少一个：至少一个访问请求通过第一主元件（110,910）; 以及对来自所述至少一个从属元件（140,150,170）的访问请求的响应。

4. 发明申请

WO2009153624A1 A SYSTEM FOR DISTRIBUTING AVAILABLE MEMORY RESOURCE 审中-公开
标题翻译：分配可用存储资源的系统
公开(公告)号：WO2009153624A1
公开(公告)日：2009-12-23
申请号：PCT/IB2008/052448
申请日：2008-06-20
申请人： FREESCALE SEMICONDUCTOR, INC. , ROHLEDER, Michael , HAY, Gary , MUELLER, Stephan , THANNER, Manfred
发明人： ROHLEDER, Michael , HAY, Gary , MUELLER, Stephan , THANNER, Manfred
IPC分类号： G11C29/00 , G06F11/16
CPC分类号： G06F11/1666 , G06F11/1629 , G06F11/167 , G06F2201/845 , G11C7/1075 , G11C29/74 , G11C2029/0411
摘要： A system for distributing available memory resource comprising at least two random access memory (RAM) elements and RAM routing logic. The RAM routing logic comprises configuration logic to dynamically distribute the available memory resource into a first memory area providing redundant memory storage and a second memory area providing non-redundant memory storage.
摘要翻译：一种用于分发可用存储器资源的系统，包括至少两个随机存取存储器（RAM）元件和RAM路由逻辑。 RAM路由逻辑包括用于动态地将可用存储器资源分配到提供冗余存储器存储器的第一存储器区域和提供非冗余存储器存储器的第二存储器区域的配置逻辑。

5. 发明申请

WO2015008112A1 SYSTEM ON CHIP AND METHOD THEREFOR 审中-公开
标题翻译：芯片系统及其方法
公开(公告)号：WO2015008112A1
公开(公告)日：2015-01-22
申请号：PCT/IB2013/055907
申请日：2013-07-18
申请人： FREESCALE SEMICONDUCTOR, INC. , ROHLEDER, Michael , HAY, Gary , LUEDEKE, Thomas , MUELLER, Stephan
发明人： ROHLEDER, Michael , HAY, Gary , LUEDEKE, Thomas , MUELLER, Stephan
IPC分类号： G06F21/30 , G06F1/00
CPC分类号： H04L63/101 , G06F1/00 , G06F21/30 , G06F21/60 , G06F21/70 , G06F21/78 , G06F21/79 , H04L63/08
摘要： A system on chip (10) comprises a responder unit (14) comprising a set of responder elements (15) and an access control unit (18) associated with an authorization list (38) and the responder unit (14). An entry of the authorization list (38) defines a set of access requirements in relation to an address space identifying at least part of the responder unit (14). The access control unit (18) is arranged to: receive a request for access (34) to a target responder element (15') among the responder elements (15) of the responder unit (14), determine the corresponding set of access requirements for the received access request from the authorization list (38), and evaluate the request for access (34) with respect to the determined set of access requirements and generate a first request evaluation result (56). A protection unit (36) associated with the responder unit (14) is arranged to: provide a group assignment (40) assigning a group (G1, G2, G3,...) to each of the responder elements (15) of the responder unit (14), provide a group authorization list (42), an entry of the group authorization list (42) defining a set of group access requirements for the group assigned, receive the request for access (34) to the target responder element (15'), determine the group assigned to the target responder element (15') from the group assignment (40) and further determine the set of group access requirements from the group authorization list (42) for the group assigned. The system-on-chip also evaluates the request with respect to the determined set of group access requirements and generates a second request evaluation result (58). Interaction with the target responder element (15') is controlled in response to the first and/or second evaluation result (56, 58).
摘要翻译：片上系统（10）包括响应器单元（14），其包括一组应答器元件（15）和与授权列表（38）和响应器单元（14）相关联的访问控制单元（18）。授权列表（38）的条目定义了与识别响应器单元（14）的至少一部分的地址空间相关的一组访问要求。访问控制单元（18）被布置为：在应答器单元（14）的应答器元件（15）中接收对目标响应器元件（15'）的访问请求（34），确定相应的访问要求集合对于来自授权列表（38）的接收到的访问请求，并且针对所确定的访问要求集合来评估对访问请求（34），并且生成第一请求评估结果（56）。与响应器单元（14）相关联的保护单元（36）被布置成：提供将组（G1，G2，G3，...）分配给每个应答器元件（15）的组分配（40）响应器单元（14）提供组授权列表（42），组授权列表（42）的条目定义为所分组的组的访问要求的集合，接收对目标应答器元素（34）的请求（15'），从组分配（40）确定分配给目标响应者元素（15'）的组，并且进一步根据所分组的组的授权列表（42）确定组访问要求的集合。片上系统还评估关于所确定的组访问要求集合的请求，并产生第二请求评估结果（58）。响应于第一和/或第二评估结果（56,58）来控制与目标响应元件（15'）的相互作用。

6. 发明申请

WO2014205066A1 ELECTRONICS FRAME WITH SHAPE MEMORY SEAL ELEMENTS 审中-公开
标题翻译：具有形状记忆密封元件的电子框架
公开(公告)号：WO2014205066A1
公开(公告)日：2014-12-24
申请号：PCT/US2014/042921
申请日：2014-06-18
申请人： BAKER HUGHES INCORPORATED , MUELLER, Stephan , RODERS, Ingo , SCHULZ, Rene , BUDA, Robert , RAHN, Henning , BENEDICT, Detlev
发明人： MUELLER, Stephan , RODERS, Ingo , SCHULZ, Rene , BUDA, Robert , RAHN, Henning , BENEDICT, Detlev
IPC分类号： E21B47/01 , E21B17/02 , F16J15/02
CPC分类号： E21B17/003
摘要： An electronics frame for a wired pipe drill string, including a housing arranged to be disposed within the wired pipe drill string. The housing includes a chamber formed therein and one or more electronic components disposed in the chamber. A shape memory element is disposed in the chamber. The shape memory element is transitionable in response to a transition stimulus between a first shape permitting positioning within the chamber and a second shape sealingly engagable with the housing to isolate the one or more electronic components from fluid. A method of isolating an electronic component is also included.
摘要翻译：一种用于有线管钻柱的电子框架，包括布置成布置在有线管钻柱内的壳体。壳体包括形成在其中的腔室和设置在腔室中的一个或多个电子部件。形状记忆元件设置在腔室中。形状记忆元件响应于允许在腔室内定位的第一形状与密封地与壳体接合的第二形状之间的过渡刺激而可转换，以将一个或多个电子部件与流体隔离。还包括隔离电子部件的方法。

7. 发明申请

WO2002097173A2 SEMI-INSULATING SILICON CARBIDE WITHOUT VANADIUM DOMINATION 审中-公开
标题翻译：半导体绝缘硅碳化硅
公开(公告)号：WO2002097173A2
公开(公告)日：2002-12-05
申请号：PCT/US2002/016274
申请日：2002-05-23
申请人： CREE, INC. , CARTER, Calvin, H., Jr. , BRADY, Mark , TSVETKOV, Valeri, F. , MUELLER, Stephan , HOBGOOD, Hudson, M.
发明人： CARTER, Calvin, H., Jr. , BRADY, Mark , TSVETKOV, Valeri, F. , MUELLER, Stephan , HOBGOOD, Hudson, M.
IPC分类号： C30B
CPC分类号： H01L29/1608 , C30B23/00 , C30B29/36 , C30B33/00 , H01L29/778 , H01L29/78 , H01L29/812
摘要： A semi-insulating bulk single crystal of silicon carbide is disclosed that has a resistivity of at least 5000 Ω-cm at room temperature and a concentration of trapping elements that create states at least 700 meV from the valence or conduction band that is below the amounts that will affect the resistivity of the crystal, preferably below detectable levels. A method of forming the crystal is also disclosed, along with some resulting devices that take advantage of the microwave frequency capabilities of devices formed using substrates according to the invention.
摘要翻译：公开了一种半绝缘的单体碳化硅，其在室温下具有至少5000Ω-cm的电阻率，并且捕获元素的浓度从产生低于量的价带或导带至少700meV 这将影响晶体的电阻率，优选低于可检测水平。还公开了形成晶体的方法，以及利用根据本发明的基板形成的器件的微波频率能力的一些所得到的器件。

8. 发明申请

WO2002092886A1 HIGH-RESISTIVITY SILICON CARBIDE SUBSTRATE FOR SEMICONDUCTOR DEVICES WITH HIGH BREAKDOWN VOLTAGE 审中-公开
标题翻译：具有高突变电压的半导体器件的高电阻碳化硅衬底
公开(公告)号：WO2002092886A1
公开(公告)日：2002-11-21
申请号：PCT/US2002/014430
申请日：2002-05-08
申请人： CREE INC. , MUELLER, Stephan
发明人： MUELLER, Stephan
IPC分类号： C30B29/36
CPC分类号： H01L29/1608 , C30B23/00 , C30B25/00 , C30B29/36 , H01L21/0445 , H01L29/02
摘要： A high-resistivity silicon carbide single crystal is disclosed that includes at least one compensated dopant having an electronic energy level far enough from an edge of the silicon carbide bandgap to avoid conductive behavior, while far enough from mid-gap towards the band edge to create a greater band offset than do mid-level states when the substrate is in contact with a doped silicon carbide epitaxial layer and when the net amount of the dopant present in the crystal is sufficient to pin the Fermi level at the dopant's electronic energy level. The silicon carbide crystal has a restivity of at least 5000 ohms-centimeters at room temperature.
摘要翻译：公开了一种高电阻率碳化硅单晶，其包括至少一种补偿的掺杂剂，其具有距碳化硅带隙边缘足够远的电子能级，以避免导电性能，同时从中间隙朝向带边缘足够远以产生当衬底与掺杂的碳化硅外延层接触时，当晶体中存在的掺杂剂的净量足以在掺杂剂的电子能级引导费米能级时，具有比中级状态更大的带偏移。碳化硅晶体在室温下具有至少5000欧姆 - 厘米的复制度。

9. 发明申请

WO2013045141A1 ANSTEUERVORRICHTUNG UND VERFAHREN ZUM ANSTEUERN EINES GLEICHSPANNUNGSWANDLERS 审中-公开
标题翻译：驾驶和一种用于控制DC电压转换器
公开(公告)号：WO2013045141A1
公开(公告)日：2013-04-04
申请号：PCT/EP2012/065148
申请日：2012-08-02
申请人： ROBERT BOSCH GMBH , KOCH, Stefan , LIEBLANG, Florian , BINHACK, Stephan , PRISTL, Tobias , ZELLER, Michael , HUECKEL, Eric , MUELLER, Stephan , TIAN, Jian , BOCHAT, Ralf , BERGMANN, Ralf-Peter
发明人： KOCH, Stefan , LIEBLANG, Florian , BINHACK, Stephan , PRISTL, Tobias , ZELLER, Michael , HUECKEL, Eric , MUELLER, Stephan , TIAN, Jian , BOCHAT, Ralf , BERGMANN, Ralf-Peter
IPC分类号： H02M3/335 , H02M1/36
CPC分类号： H02M3/3378 , H02M1/36 , H02M3/33592 , H02M2001/0025 , Y02B70/1475
摘要： Die Erfindung betrifft eine Ansteuervorrichtung (20) für einen galvanisch entkoppelten Gleichspannungswandler mit Synchrongleichrichter, mit einer Signalerzeugungseinrichtung (22), welche dazu ausgelegt ist, Steuersignale (22c, 22d) für Schalteinrichtungen des Synchrongleichrichters und ein Referenzstromsignal (22b) zu erzeugen, einer ersten Vergleichereinrichtung (23), welche mit der Signalerzeugungseinrichtung (22) gekoppelt ist, und welche dazu ausgelegt ist, den sekundärseitigen Ausgangsstrom (Jo) des Synchrongleichrichters zu erfassen, mit dem Referenzstromsignal (22b) zu vergleichen und in Abhängigkeit von dem Vergleich ein Stromsteuersignal zu erzeugen, und einer Pulsbreitenmodulationseinrichtung (25), welche mit der Signalerzeugungseinrichtung (22) und der ersten Vergleichereinrichtung (23) gekoppelt ist, und welche dazu ausgelegt ist, pulsbreitenmodulierte Ansteuersignale (25a) für die Schalteinrichtungen des Synchrongleichrichters auf der Basis der Steuersignale (22c, 22d) und des Stromsteuersignals zu erzeugen, wobei die Signalerzeugungseinrichtung (22) weiterhin dazu ausgelegt ist, das Referenzstromsignal (22b) innerhalb einer ersten vorbestimmten Zeitspanne auf einen vorbestimmten Referenzstromschwellwert zu verringern.
摘要翻译：本发明涉及的驱动装置（20），用于电隔离DC-DC转换器与同步整流器，包括被适配成控制用于切换所述同步整流器的装置和一个基准电流信号的信号（22C，22D）的信号发生装置（22），（22B），以产生第一比较装置（23），其被耦合到所述信号发生装置（22），并且适于检测所述同步整流器的二次侧的输出电流（JO）与基准电流信号（22B），并且响应于所述比较，以产生一个电流控制信号进行比较，和脉冲宽度调制装置，该装置耦合到所述信号发生装置（22）和所述第一比较器装置（23）（25）并且适于为脉宽调制的驱动信号（25A）（用于基于所述控制信号22c的同步整流器的开关装置，22 以产生d）和所述电流控制信号，其特征在于，还适用于的时间到预定Referenzstromschwellwert第一预定时间段内减小所述参考电流信号（22b）的信号发生装置（22）。

10. 发明申请

WO2013050281A2 STEUEREINHEIT FÜR EIN KRAFTFAHRZEUG 审中-公开
标题翻译：控制单元用于机动车
公开(公告)号：WO2013050281A2
公开(公告)日：2013-04-11
申请号：PCT/EP2012/068953
申请日：2012-09-26
申请人： ROBERT BOSCH GMBH , KOCH, Stefan , TIAN, Jian , BERGMANN, Ralf-Peter , MUELLER, Stephan
发明人： KOCH, Stefan , TIAN, Jian , BERGMANN, Ralf-Peter , MUELLER, Stephan
CPC分类号： H02H7/0833 , B60L3/0007 , B60L3/0046 , B60L3/0069 , B60L3/04 , B60L11/005 , B60L11/126 , B60L2210/12 , B60L2240/526 , B60L2240/529 , H02H1/0007 , H02H3/14 , H02H5/04 , H02H5/10 , Y02T10/6217 , Y02T10/7011 , Y02T10/7022 , Y02T10/7077 , Y02T10/7233
摘要： Die Erfindung betrifft eine Steuereinheit für ein Kraftfahrzeug. Die Steuereinheit weist einen Spannungswandler auf, wobei der Spannungswandler einen Eingang für ein Gleichspannungsnetz aufweist. Der Spannungswandler ist ausgebildet, eine Gleichspannung kleiner als eine Eingangsspannung am Eingang für das Gleichspannungsnetz zu erzeugen und die Gleichspannung ausgangsseitig auszugeben. Erfindungsgemäß weist der Spannungswandler einen Wechselrichter und einen mit dem Wechselrichter verbundenen Transformator auf. Der Spannungswandler weist auch einen Eingang für ein Entladesignal auf und ist ausgebildet, in Abhängigkeit des Entladesignals einen mit dem Eingang für das Gleichspannungsnetz verbundenen Zwischenkreiskondensator über dem Wechselrichter zu entladen und dazu eine Arbeitsfrequenz des Wechselrichters - insbesondere im Vergleich zu keinem Entladesignal - zu verkleinern.
摘要翻译：本发明涉及控制单元，用于机动车辆。所述控制单元具有一个电压转换器，其中所述电压转换器包括用于在直流电压网络的输入。所述电压转换器被配置以产生DC电压比在直流电压网络的输入和输出侧输出的直流电压的输入电压低。根据本发明，所述电压转换器的逆变器和一个输入端连接到逆变器变压器。电压转换器还包括用于放电信号的输入，并适于响应于所述放电到放电信号连接至输入，用于经由所述逆变器的直流电压网络中间电路电容器和所述逆变器的工作频率的输出 - 减少 - 特别是与没有放电信号。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式