专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2010086748A1 METHOD OF PRODUCING A PHOTONIC DEVICE AND CORRESPONDING PHOTONIC DEVICE 审中-公开
标题翻译：制造光电器件和相关光电器件的方法
公开(公告)号：WO2010086748A1
公开(公告)日：2010-08-05
申请号：PCT/IB2010/000414
申请日：2010-02-01
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , GRENOUILLET, Laurent , FEDELI, Jean-Marc , LIU, Liu , OROBTCHOUK, Régis , REGRENY, Philippe , ROELKENS, Günther , ROJO-ROMEO, Pedro , VAN THOURHOUT, Dries
发明人： GRENOUILLET, Laurent , FEDELI, Jean-Marc , LIU, Liu , OROBTCHOUK, Régis , REGRENY, Philippe , ROELKENS, Günther , ROJO-ROMEO, Pedro , VAN THOURHOUT, Dries
IPC分类号： G02B6/43 , G02B6/13 , H01L31/173 , H01L31/18
CPC分类号： G02B6/43 , G02B6/13 , G02B6/136
摘要： Method of producing a photonic device including at least one light source and at least one photodetector on a structure including a waveguide layer, this method comprising the following steps: a) growing successively on a substrate (10), a photodetection structure (11 ) and a light source structure (12), the photodetection structure and the light source structure being made of a stack of layers, the light source layers being stacked on top of the photodetector layers and both structures sharing one of these layers. b) bonding the structure obtained by step a) to the said waveguide structure (2), the light source structure being in contact with the said waveguide structure (2), c) removing the substrate (10) from the structure obtained by step b), d) etching the structure (3) obtained by step c) to define the at least one photodetector (4), e) etching the structure obtained by step d) to define the at least one light source (5), f) forming electrodes (44, 43; 54, 53) on the least one photodetector (4) and on the least one light source (5).
摘要翻译：一种在包括波导层的结构上制造包括至少一个光源和至少一个光电检测器的光子器件的方法，该方法包括以下步骤：a）在基片（10），光电检测结构（11）和光源结构（12），所述光电检测结构和所述光源结构由层叠构成，所述光源层堆叠在所述光电检测器层的顶部上，并且两个结构共享这些层之一。 b）将由步骤a）获得的结构连接到所述波导结构（2），所述光源结构与所述波导结构（2）接触，c）从由步骤b获得的结构中去除所述基板（10）），d）蚀刻由步骤c）获得的结构（3）以限定所述至少一个光电检测器（4），e）蚀刻由步骤d）获得的结构以限定所述至少一个光源（f），f）在所述至少一个光电检测器（4）上和所述至少一个光源（5）上形成电极（44,43; 54,53）。

2. 发明申请

WO2012170027A1 METHOD FOR PRODUCING A FIELD EFFECT TRANSISTOR WITH IMPLANTATION THROUGH THE SPACERS 审中-公开
标题翻译：用于产生具有通过间隔物移植的场效应晶体管的方法
公开(公告)号：WO2012170027A1
公开(公告)日：2012-12-13
申请号：PCT/US2011/039774
申请日：2011-06-09
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , STMicroelectronics, Inc. , POSSEME, Nicolas , GRENOUILLET, Laurent , LE TIEC, Yannick , LOUBET, Nicolas , VINET, Maud
发明人： POSSEME, Nicolas , GRENOUILLET, Laurent , LE TIEC, Yannick , LOUBET, Nicolas , VINET, Maud
IPC分类号： H01L21/336
CPC分类号： H01L29/66477 , H01L21/2652 , H01L21/26586 , H01L21/823418 , H01L21/84 , H01L29/66545 , H01L29/66628 , H01L29/66772
摘要： The substrate successively comprises a support substrate, an electrically insulating layer, a semiconductor material layer, and a gate pattern. The semiconductor material layer and gate pattern are covered by a covering layer. A first doping impurity is implanted in the semiconductor material layer through the covering layer so as to place the thickness of maximum concentration of the first doping impurity in the first layer. The covering layer is partly eliminated so as to form lateral spacers leaving source/drain electrodes free.
摘要翻译：基板依次包括支撑基板，电绝缘层，半导体材料层和栅极图案。半导体材料层和栅极图案被覆盖层覆盖。第一掺杂杂质通过覆盖层注入到半导体材料层中，以将第一掺杂杂质的最大浓度的厚度置于第一层中。覆盖层被部分地消除，以形成离开源极/漏电极的横向间隔物。

3. 发明申请

WO2014039034A1 METHOD FOR FABRICATING MICROELECTRONIC DEVICES WITH ISOLATION TRENCHES PARTIALLY FORMED UNDER ACTIVE REGIONS 审中-公开
标题翻译：用于在有源区域部分地形成隔离斜面的微电子器件制造方法
公开(公告)号：WO2014039034A1
公开(公告)日：2014-03-13
申请号：PCT/US2012/053768
申请日：2012-09-05
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES , STMICROELECTRONICS, INC. , GRENOUILLET, Laurent , LE TIEC, Yannick , LOUBET, Nicolas , VINET, Maud , WACQUEZ, Romain
发明人： GRENOUILLET, Laurent , LE TIEC, Yannick , LOUBET, Nicolas , VINET, Maud , WACQUEZ, Romain
IPC分类号： H01L31/0376
CPC分类号： H01L21/76283 , H01L21/26506 , H01L21/26586 , H01L21/30604 , H01L21/3065 , H01L21/3086 , H01L21/76224 , H01L21/76232 , H01L21/84
摘要： A method of producing a microelectronic device in a substrate comprising a first semiconductor layer, a dielectric layer and a second semiconductor layer, comprising the following steps : etching a trench through the first semiconductor layer, the dielectric layer and a part of the thickness of the second semiconductor layer, thus defining, in the first semiconductor layer, one active region of the microelectronic device, ionic implantation in one or more side walls of the trench, at the level of the second semiconductor layer, modifying the crystallographic properties and/or the chemical properties of the implanted semiconductor, etching of the implanted semiconductor such that at least a part of the trench extends under a part of the active region, - filling of the trench with a dielectric material, forming an isolation trench surrounding the active region and comprising portions extending under a part of the active region.
摘要翻译：一种在包括第一半导体层，电介质层和第二半导体层的衬底中制造微电子器件的方法，包括以下步骤：通过所述第一半导体层，所述电介质层和所述第一半导体层的厚度的一部分蚀刻沟槽从而在所述第一半导体层中限定所述微电子器件的一个有源区域，在所述沟槽的一个或多个侧壁中的离子注入，在所述第二半导体层的水平处，修改所述晶体学性质和/或所述第二半导体层，注入半导体的化学性质，蚀刻注入的半导体，使得沟槽的至少一部分在有源区的一部分下延伸; - 用介电材料填充沟槽，形成围绕有源区的隔离沟槽，并且包括在有源区域的一部分下延伸的部分。

4. 发明申请

WO2014037410A1 PROCÉDÉ DE GRAVURE D'UN MATÉRIAU SEMICONDUCTEUR CRISTALLIN PAR IMPLANTATION IONIQUE PUIS GRAVURE CHIMIQUE À BASE DE CHLORURE D'HYDROGÈNE 审中-公开
标题翻译：通过离子注入蚀刻晶体半导体的方法，即基于氯化物的化学蚀刻
公开(公告)号：WO2014037410A1
公开(公告)日：2014-03-13
申请号：PCT/EP2013/068299
申请日：2013-09-04
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： GRENOUILLET, Laurent , VINET, Maud , WACQUEZ, Romain
IPC分类号： H01L21/302 , H01L21/306 , H01L21/3065 , H01L21/762 , H01L29/66 , G02B1/00 , B82Y40/00
CPC分类号： H01L21/76283 , B82Y40/00 , H01L21/26506 , H01L21/26586 , H01L21/266 , H01L21/302 , H01L21/30604 , H01L21/3065 , H01L21/76232 , H01L29/42384 , H01L29/66772 , H01L29/78654
摘要： L'invention décrit un procédé de gravure d'un matériau semiconducteur (114) cristallin, caractérisé en ce qu'il comprend : au moins une implantation ionique réalisée en implantant une pluralité d'ions (121) dans au moins un volume (113) du matériau semiconducteur (114) de sorte à rendre amorphe le matériau semi-conducteur dans le au moins un volume (113) implanté et à conserver le matériau semiconducteur (114) dans un état cristallin en dehors (112) du au moins un volume (113) implanté, et au moins une gravure chimique à base de chlorure d'hydrogène, sélective du matériau semi-conducteur amorphe par rapport au matériau semi-conducteur cristallin, pour retirer le matériau semi-conducteur dans le au moins un volume (113) et pour conserver le matériau semi-conducteur en dehors (112) du au moins un volume (113).
摘要翻译：本发明描述了一种用于蚀刻晶体半导体（114）的方法，其特征在于，其包括：通过在半导体（114）的至少一个体积（113）中注入多个离子（121）而实现的至少一个离子注入以使所述半导体在所述至少一个注入体积（113）中是非晶体的，并且将所述半导体（114）保持在所述至少一个植入体积（113）外侧（112）的结晶状态。以及至少一种基于氯化氢的化学蚀刻，选择性地在结晶半导体上的非晶半导体，以去除至少一个体积（113）中的半导体材料并将半导体材料保持在外部（112）处至少一个卷（113）。

5. 发明申请

WO2018046683A1 CELLULE MEMOIRE NON-VOLATILE RESISTIVE A BASE D'OXYDE ET SON PROCEDE DE FABRICATION 审中-公开
标题翻译：基于氧化物的电阻性非易失性存储器单元及其制造方法
公开(公告)号：WO2018046683A1
公开(公告)日：2018-03-15
申请号：PCT/EP2017/072622
申请日：2017-09-08
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： GRENOUILLET, Laurent , BARLAS, Marios , BLAISE, Philippe , SKLENARD, Benoït , VIANELLO, Elisa
IPC分类号： H01L45/00
摘要： La présente invention se rapporte à une cellule mémoire (100) non-volatile résistive comportant une première électrode (1), une deuxième électrode (2) et une couche d'oxyde (3) disposée entre la première électrode et la deuxième électrode, la cellule mémoire étant apte à commuter de manière réversible entre : - un état à forte résistance obtenu en appliquant une première tension de polarisation entre la première électrode et la deuxième électrode; et - un état à faible résistance en appliquant une deuxième tension de polarisation entre la première électrode et la deuxième électrode; la couche d'oxyde comportant une zone de commutation formant un chemin de conduction privilégié au courant traversant la cellule mémoire lorsque la cellule mémoire est à l'état à faible résistance, la cellule mémoire étant caractérisée en ce que la couche d'oxyde comporte une première zone (31) dopée avec de l'aluminium ou du silicium, l'aluminium ou le silicium étant présent dans la première zone à une concentration atomique choisie de manière à localiser la zone de commutation en dehors de la première zone.
摘要翻译：
本发明涉及具有第一电极（1），第二电极（2）和设置在第一和第二电极（2）之间的氧化物层（3）的反应性非易失性存储单元（100）第一电极和第二电极，电池单元是合适的; 在以下之间切换： - “ 通过在第一电极和第二电极之间施加第一偏压获得的强阻力; 和 - 一个＆rsquo; 通过在第一电极和第二电极之间施加第二偏置电压来实现低电阻; 氧化物层具有形成优选传导路径的切换区; 当存储器单元被解冻时流向存储器单元的电流; 国家“ 低电阻，所述电池的特征在于所述氧化物层包含掺杂有铝或硅的第一区域（31），所述铝或者硅存在于第一区域中。操纵选定的原子浓度; 找到第一个区域之外的开关区域。

6. 发明申请

WO2018046682A1 DISPOSITIF DE SELECTION D'UNE CELLULE MEMOIRE 审中-公开
标题翻译：用于选择存储器单元的设备
公开(公告)号：WO2018046682A1
公开(公告)日：2018-03-15
申请号：PCT/EP2017/072621
申请日：2017-09-08
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： BARLAS, Marios , BLAISE, Philippe , GRENOUILLET, Laurent , SKLENARD, Benoit , VIANELLO, Elisa
IPC分类号： G11C13/00
摘要： La présente invention se rapporte à un dispositif de sélection (100) d'une cellule mémoire (310), le dispositif comportant une première électrode (1), une deuxième électrode (2) et une couche d'oxyde (3) disposée entre la première électrode et la deuxième électrode, le dispositif étant caractérisée en ce que la couche d'oxyde est dopée avec un premier élément appartenant à la colonne IV de la classification périodique.
摘要翻译：
本发明涉及一种用于选择存储器单元（310）的器件（100），所述器件包括第一电极（1），第二电极（2）和氧化物层（3），设置在所述第一电极和所述第二电极之间，所述装置的特征在于，所述氧化物层掺杂有第一电极; 部分拥有＆agrave; 定期分类第四栏。

7. 发明申请

WO2014172159A1 DEFECTIVE P-N JUNCTION FOR BACKGATED FULLY DEPLETED SILICON ON INSULATOR MOSFET 审中-公开
标题翻译：绝缘栅场效应晶体管上充满沉积硅的缺陷P-N结
公开(公告)号：WO2014172159A1
公开(公告)日：2014-10-23
申请号：PCT/US2014/033477
申请日：2014-04-09
申请人： INTERNATIONAL BUSINESS MACHINE CORPORATION , STMICROELECTONICS, INC. , COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： CHENG, Kangguo , DORIS, Bruce, B. , GRENOUILLET, Laurent , KHAKIFIROOZ, Ali , LE TIEC, Yannick , LIU, Qing , VINET, Maud
IPC分类号： H01L21/761 , H01L29/06
CPC分类号： H01L21/2253 , H01L21/761 , H01L21/7624 , H01L21/76243 , H01L21/76283 , H01L21/84 , H01L27/1203 , H01L29/0684 , H01L29/66477 , H01L29/66772 , H01L29/78612 , H01L29/78648
摘要： Methods for semiconductor fabrication include forming (304) a well in a semiconductor substrate. A pocket is formed (306) within the well, the pocket having an opposite doping polarity as the well to provide a p-n junction between the well and the pocket. Defects are created (310) at the p-n junction such that a leakage resistance of the p-n junction is decreased.
摘要翻译：用于半导体制造的方法包括在半导体衬底中形成阱（304）。在阱内形成口袋（306），该口袋具有与阱相反的掺杂极性，以在阱和口袋之间提供p-n结。在p-n结产生缺陷（310），使得p-n结的漏电阻降低。

8. 发明申请

WO2014037411A1 PROCÉDÉ DE RÉALISATION DE TRANSISTORS FET 审中-公开
标题翻译：生产FET晶体管的工艺
公开(公告)号：WO2014037411A1
公开(公告)日：2014-03-13
申请号：PCT/EP2013/068300
申请日：2013-09-04
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE ET AUX ENERGIES ALTERNATIVES
发明人： GRENOUILLET, Laurent , VINET, Maud , WACQUEZ, Romain
IPC分类号： H01L29/66 , H01L29/786
CPC分类号： H01L29/66477 , H01L21/2652 , H01L21/28008 , H01L21/3065 , H01L29/0653 , H01L29/1083 , H01L29/4236 , H01L29/42384 , H01L29/66621 , H01L29/66651 , H01L29/66772 , H01L29/7838 , H01L29/7841 , H01L29/78651
摘要： L'invention concerne notamment la réalisation d'un transistor à effet de champ à partir d'un empilement de couches formant un substrat de type semi-conducteur sur isolant, l'empilement présentant une couche superficielle d'une épaisseur initiale, faite en un matériau semi-conducteur cristallin et recouverte d'une couche de protection, le procédé étant caractérisé en ce qu'il comprend les étapes suivantes: - définition par photolithographie dans la couche de protection d'un motif de grille; - gravure du motif de grille dans la couche superficielle de façon à laisser en place une épaisseur de la couche de matériau semi-conducteur, ladite épaisseur définissant la hauteur d'un canal de conduction du transistor à effet de champ; - formation d'une grille (120) dans le motif de grille; - formation dans la couche superficielle et de part et d'autre de la grille (120) de zones (110) de source et de drain, en conservant en ces zones l'épaisseur initiale de la couche superficielle.
摘要翻译：本发明特别涉及从形成绝缘体上半导体衬底的层的堆叠制造场效应晶体管，所述堆叠包括由晶体半导体材料制成并覆盖有保护层的初始厚度的表面层该方法的特征在于其包括以下步骤：通过光刻法限定保护层中的栅极图案; 将栅极图案蚀刻到表面层中以便将半导体材料层的厚度保持在适当位置，所述厚度限定场效应晶体管的导电沟道的高度; 在栅极图案中形成栅极（120）; 以及在所述表面层和所述浇口（120）的任一侧，在所述源区和漏区（110）中形成所述表面层的初始厚度，同时在所述区域中保留所述初始厚度。

9. 发明申请

WO2009087319A1 DISPOSITIF OPTOELECTRONIQUE A BASE DE NANOFILS ET PROCEDES CORRESPONDANTS 审中-公开
标题翻译：包括纳米光束的光电器件，以及相应的方法
公开(公告)号：WO2009087319A1
公开(公告)日：2009-07-16
申请号：PCT/FR2008/001484
申请日：2008-10-22
申请人： COMMISSARIAT A L'ENERGIE ATOMIQUE , GILET, Philippe , GRENOUILLET, Laurent
发明人： GILET, Philippe , GRENOUILLET, Laurent
IPC分类号： H01L29/06 , H01L33/00 , B82B3/00 , H01S5/34 , H01S5/42
CPC分类号： H01L29/0665 , B82Y10/00 , B82Y20/00 , H01L29/0673 , H01L29/0676 , H01L33/08 , H01L33/16 , H01L33/385 , H01L2924/0002 , H01L2933/0016 , H01S5/341 , H01S5/423 , H01L2924/00
摘要： L'invention concerne un procédé de réalisation de dispositifs optoélectroniques, à base de semi-conducteurs de type nanofils, dans lequel; des nanofils (2) sont réalisés sur un substrat (1), lesdits nanofils étant susceptibles d'émettre un faisceau lumineux, une première zone de contact électrique est réalisée au niveau du substrat, et une deuxième zone de contact électrique est réalisée au niveau des nanofils, caractérisé en ce que la deuxième zone de contact électrique est prévue sur le pourtour des nanofils (2) et en contact direct avec les nanofils, sur une hauteur (h) déterminée de ceux-ci et à proximité de leur extrémité opposée audit substrat, ainsi qu'entre lesdits nanofils, la face supérieure (20) des nanofils étant découverte.
摘要翻译：本发明涉及一种制造包括纳米线半导体的光电器件的方法，其中：纳米线（2）形成在衬底（1）上，所述纳米线能够发射光束; 在所述衬底处形成第一电接触区域，并且在所述纳米线处形成第二电接触区域，其特征在于，所述第二电接触区域形成在所述纳米线（2）的与所述纳米线直接接触的边缘上，其预定高度（h）并且在与衬底相对的端部附近，以及在所述纳米线之间，所述纳米线的上表面（20）被暴露。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式