会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 4. 发明申请
    • VERFAHREN ZUR BILDUNG EINES SOI-SUBSTRATS, VERTIKALER TRANSISTOR UND SPEICHERZELLE MIT VERTIKALEM TRANSISTOR
    • 具有垂直晶体管的形成SOI衬底,垂直晶体管和存储器单元的方法
    • WO2003028093A2
    • 2003-04-03
    • PCT/DE2002/003023
    • 2002-08-19
    • INFINEON TECHNOLOGIES AGBIRNER, AlbertBREUER, SteffenGOLDBACH, MatthiasLUETZEN, JoernSCHUMANN, Dirk
    • BIRNER, AlbertBREUER, SteffenGOLDBACH, MatthiasLUETZEN, JoernSCHUMANN, Dirk
    • H01L21/84
    • H01L27/10864H01L27/10867H01L27/1203
    • Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer Silicon-On-Insulator-Schichtstruktur auf einer Silizium-Oberfläche mit beliebiger Geometrie, mit dem die Silicon-on-Insulator-Struktur auch nur lokal erzeugt werden kann. Das Verfahren umfaßt das Bilden von Mesoporen (10) in dem Silizium-Oberflächenbereich (3), die Oxidation der Mesoporen-Oberfläche unter Bildung von Siliziumoxid und Stegbereichen (22) aus einkristallinem Silizium, die zwischen benachbarten Mesoporen (10) verbleiben, wobei dieser Schritt beendet wird, sobald eine vorgegebene minimale Silizium-Wandstärke der Stegbereiche (22) erreicht ist, das Freilegen der an dem von dem Halbleiter-Substrat (2) abgewandten Ende angeordneten Stegbereiche (22) zwischen benachbarten Mesoporen; und das Durchführen eines selektiven Epitaxieverfahrens, durch das Silizium auf den freigelegten Stegbereichen (22) selektiv gegenüber den Siliziumoxidbereichen (11) aufwächst. Das Verfahren kann verwendet werden, um einen vertikalen Transistor und eine Speicherzelle mit einem derartigen Auswahltransistor herzustellen.
    • 本发明涉及一种在任意几何形状的硅表面上制造绝缘体上硅层结构的方法,利用该方法仅在局部产生绝缘体上硅结构 可以。 该方法包括在硅表面区域(3)中形成中孔(10),氧化中孔表面以形成氧化硅,以及在相邻的中孔(10)之间形成的单晶硅的脊区(22) ),一旦已达到焊盘区域(22)的预定最小硅壁厚度,就终止该步骤,暴露位于远离半导体衬底(2)的端部处的相邻介孔之间的焊盘区域(22); 并且执行选择性外延工艺,由此在暴露的焊盘区域(22)上的硅选择性地抵靠在氧化硅区域(11)上。 该方法可用于制造具有这种选择晶体管的垂直晶体管和存储单元。
    • 8. 发明申请
    • VERFAHREN ZUR HERSTELLUNG EINER INTEGRIERTEN HALBLEITERSCHALTUNG
    • 方法用于生产半导体集成电路
    • WO2004030028A2
    • 2004-04-08
    • PCT/DE2003/003068
    • 2003-09-16
    • INFINEON TECHNOLOGIES AGGÖBEL, BerndMOLL, PeterSCHUMANN, DirkSEIDL, Harald
    • GÖBEL, BerndMOLL, PeterSCHUMANN, DirkSEIDL, Harald
    • H01L
    • H01L27/10888H01L21/76895H01L27/10864H01L27/10894
    • Die Erfindung betrifft ein Verfahren zur Herstellung einer integrierten Halbleiterschaltung, bei dem im Speicherbereich (I) elektrische Kontakte (20) für erste leitfähige Strukturen (1) hergestellt werden und die ersten leitfähigen Strukturen (1) kontaktiert werden, ohne seitlich von den ersten leitfähigen Strukturen (1) angeordnete zweite leitfähige Strukturen (2) zu kontaktieren, die seitlich an die ersten leitfähigen Strukturen (1) angrenzen oder zu dicht neben ihnen angeordnet sind, um selektiv zu ihnen lithographisch maskiert werden zu können. Erfindungsgemäß werden die ersten leitfähigen Strukturen (1) kontaktiert, indem im Speicherbereich in Höhe der ersten leitfähigen Strukturen (1) oberhalb der zweiten leitfähigen Strukturen (2) nach einer Planarisierung eine leitfähige Schicht (L), die im Logikbereich beispielsweise zur Fertigung von Gateelektroden eingesetzt wird, abgeschieden und strukturiert wird. Dabei werden Zwischenkontakte (10) strukturiert, die so breit sind, daß Kontaktlöcher für die elektrischen Kontakte (20) auf ihnen justiert werden können. Die Abscheidung einer Nitridschicht zum Schutz der zweiten leitfähigen Strukturen (2) erübrigt sich dadurch.
    • 本发明涉及一种用于制造在其中为第一导电结构(1)的存储器区域(I)(20)制备的半导体集成电路的电接触,并且所述第一导电结构(1)由所述第一结构没有横向导电接触 (2)(1)设置在第二导电图案,以接触施加于第一导电图案的侧面(1)抵接或挨着它们紧密地布置成选择性地掩蔽以它们能够光刻。 根据本发明,第一导电结构(1)由所述存储区域在已经在所述逻辑区域被使用过的第二导电结构(2)平坦化,导电层(L)后上面的第一导电结构(1)的电平相接触,例如用于生产栅电极的 是,沉积并图案化。 在这种情况下,中间触点(10)是结构化的,其是如此之宽的电触头(20),该接触孔可以调整到它们。 氮化物层用于保护所述第二导电结构(2)的沉积,从而需要。
    • 10. 发明申请
    • GRABENKONDENSATOR UND VERFAHREN ZU SEINER HERSTELLUNG
    • 抓斗电容器及其制造方法
    • WO2002069375A2
    • 2002-09-06
    • PCT/DE2002/000515
    • 2002-02-13
    • INFINEON TECHNOLOGIES AGSELL, BernhardSÄNGER, AnnetteSCHUMANN, Dirk
    • SELL, BernhardSÄNGER, AnnetteSCHUMANN, Dirk
    • H01L21/00
    • H01L27/10861H01L27/1203
    • Die vorliegende Erfindung betrifft einen Grabenkondensator zur Verwendung in einer DRAM-Speicherzelle sowie ein Verfahren zur Herstellung eines solchen Grabenkondensators.Der erfindungsgemässe Grabenkondensator umfasst eine untere Kondensatorelektrode (10), ein Speicherdielektrikum (12) und eine obere Kondensatorelektrode (18), die mindestens teilweise in einem Graben (5) angeordnet sind, wobei die untere Kondensatorelektrode (10) im unteren Grabenbereich an eine Wand des Grabens angrenzt, während im oberen Grabenbereich eine an eine Wand des Grabens angrenzende Spacerschicht (9) aus einem isolierenden Material vorgesehen ist, und die obere Elektrode (18) mindestens zwei Schichten (13, 14, 15) umfasst, von denen mindestens eine metallisch ist, mit der Massgabe, dass die obere Elektrode nicht aus zwei Schichten besteht, von denen die untere Wolframsilizid und die obere dotiertes Polysilizium ist, wobei die Schichten (13, 14, 15) der oberen Elektrode sich jeweils entlang den Wänden und dem Boden des Grabens (5) bis mindestens zum oberen Rand der Spacerschicht (9) erstrecken.
    • 本发明涉及一种在DRAM存储单元中的严重电容器使用和用于制造这样的Grabenkondensators.Der发明严重电容器包括下电容器电极(10),存储介质(12)和上电容器电极(18)的方法,至少部分地在 的沟槽(5)被布置,其中,在所述上严重区域被提供而邻近于所述沟槽间隔件的壁中的层(9)由绝缘材料制成的下电容器电极(10)的下严重区域与沟槽的壁相邻,和上 电极(18)的至少两个层(13,14,15),其中之一至少是金属的,与上部电极不是由两个层,其中一个是较低的硅化钨和上部掺杂多晶硅的条件,其中 上部电极未的层(13,14,15)沿着每个壁的 延伸到所述沟槽(5)的底部,以至少间隔件(9)D的上边缘上。