会员体验
专利管家(专利管理)
工作空间(专利管理)
风险监控(情报监控)
数据分析(专利分析)
侵权分析(诉讼无效)
联系我们
交流群
官方交流:
QQ群: 891211   
微信请扫码    >>>
现在联系顾问~
热词
    • 4. 发明申请
    • 低雑音増幅器
    • 低噪声放大器
    • WO2004112238A1
    • 2004-12-23
    • PCT/JP2004/008217
    • 2004-06-11
    • 株式会社豊田自動織機新潟精密株式会社大見 忠弘西牟田 武史宮城 弘須川 成利寺本 章伸
    • 大見 忠弘西牟田 武史宮城 弘須川 成利寺本 章伸
    • H03F1/26
    • H01L21/82385H01L21/823807H01L27/092H01L29/785H03F1/26H03F2200/372H03G1/0029H03G1/007
    •  MISトランジスタを有し、雑音を低レベルに抑えて入力信号を増幅する低雑音増幅器を前提とし、上記MISトランジスタは、第1の結晶面を主面として有する半導体基板と、該半導体基板の一部として形成され、上記第1の結晶面とは異なった第2の結晶面により画成された1対の側壁面と、上記第2の結晶面とは異なった第3の結晶面により画成された頂面とよりなる、半導体構造と、上記主面及び上記側壁面及び上記頂面を一様な厚さで覆うゲート絶縁膜と、上記主面及び上記側壁面及び上記頂面を、上記ゲート絶縁膜を介して連続的に覆うゲート電極と、上記半導体基板中及び上記半導体構造中の、上記ゲート電極を介する一方側及び他方側に形成され、いずれも上記主面及び上記側壁面及び上記頂面に沿って連続的に延在する、同一導電型拡散領域と、を有するように構成する。   このように構成することにより、低雑音増幅器によって出力信号に与えられる1/f雑音や信号歪が大幅に低減され、それらの低減を補償する回路が不要になり、小型化が可能になる。
    • 一种具有用于将噪声抑制到低电平并且放大输入信号的MIS晶体管的低噪声放大器。 MIS晶体管包括具有作为主表面的第一晶面和形成为半导体衬底的一部分的半导体结构的半导体衬底和具有相同导电类型的扩散区。 半导体结构具有由不同于第一晶体面的第二晶面和由不同于第二晶体的第三晶面限定的顶面限定的一对侧壁面,覆盖主表面的均匀厚度的栅极绝缘膜, 侧壁面和顶面,以及栅极电极,其间隔着栅极绝缘膜连续地覆盖主表面,侧壁面和顶面。 扩散区域形成在一端和另一端,栅电极插入,并且沿主表面,侧壁面和顶面连续延伸。 这种结构大大降低了由低噪声放大器给予输出信号的1 / f噪声和信号失真,从而不需要用于补偿减小的电路并减小尺寸。
    • 8. 发明申请
    • ミキサ回路
    • 混频器电路
    • WO2004112140A1
    • 2004-12-23
    • PCT/JP2004/008215
    • 2004-06-11
    • 株式会社豊田自動織機新潟精密株式会社大見 忠弘西牟田 武史宮城 弘須川 成利寺本 章伸
    • 大見 忠弘西牟田 武史宮城 弘須川 成利寺本 章伸
    • H01L27/092
    • H01L29/1033H01L21/823807H01L21/82385H01L29/045H03D7/1441H03D7/1458H03D2200/0033H03D2200/0047
    •  少なくとも二つの結晶面を有する半導体基板(810A、810)と、該半導体基板上であって前記結晶面の少なくとも二つに対して形成したゲート絶縁膜(820A)とを有し、前記ゲート絶縁膜に沿って前記半導体基板中に形成されるチャネルのチャネル幅が、前記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅の総和で示される、pチャネルMOSトランジスタ(840A)及びnチャネルMOSトランジスタ(840B)を組み合わせたCMOSトランジスタ(800)を用いて、ミキサ回路を構成する。このように構成することにより、トランジスタ素子で発生する1/f雑音や、トランジスタ素子の電気的特性のバラツキによって出力信号に生じるDCオフセットや、チャネル長変調効果に基づく信号歪を低減させることが可能となる。
    • 混频器电路通过使用包括p沟道MOS晶体管(840A)和n沟道MOS晶体管(840B)的组合的CMOS晶体管(800)构成,每个CMOS沟道MOS晶体管包括半导体衬底(810A,810) 至少两个晶体表面,并且还包括位于所述半导体衬底上并为所述至少两个晶体表面形成的栅极绝缘膜(820A),其中沿着所述栅极绝缘膜形成在所述半导体衬底中的沟道的沟道宽度由 对于至少两个晶体表面形成的通道的通道宽度的总和。 这种配置可以降低晶体管元件中产生的1 / f噪声,由于晶体管元件的电特性的变化而在输出信号中产生的DC偏移,以及基于沟道长度调制效应的信号失真。