专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2004070798A1 シリコン半導体基板及びその製造方法审中-公开
标题翻译：硅半导体基板及其制造方法
公开(公告)号：WO2004070798A1
公开(公告)日：2004-08-19
申请号：PCT/JP2004/000869
申请日：2004-01-29
申请人：信越半導体株式会社 , 大見忠弘 , 山中秀記 , 出水清史 , 寺本章伸 , 須川成利
发明人：大見忠弘 , 山中秀記 , 出水清史 , 寺本章伸 , 須川成利
IPC分类号： H01L21/02
CPC分类号： H01L21/28167 , H01L21/02008 , H01L21/02027 , H01L21/02381 , H01L21/02428 , H01L21/02433 , H01L21/02532 , H01L21/02658 , H01L29/045
摘要：本発明は、｛１１０｝面のキャリア移動度、特にｎ型ＦＥＴのキャリアである電子の移動度がより高い値を示す半導体集積回路素子用シリコン半導体基板を製造するためになされたものであり、特別な洗浄を用いず従来のＲＣＡ洗浄を用い、またラジカル酸化を行うことなく、原子レベルで表面が平坦化され、表面ラフネスが低減されたシリコン半導体基板及びその製造方法を提供する。本発明は、｛１１０｝面又は｛１１０｝面を傾けた面を主面とするシリコン半導体基板であって、その表面に平均的に＜１１０＞方向に沿った原子レベルのステップを有するようにした。
摘要翻译：一种用于制造表现出（110）表面的较高载流子迁移率的半导体集成电路器件的硅半导体衬底的方法，特别是作为n型FET的载流子的较高的电子迁移率。通过常规的RCA清洁，表面通过原子尺寸的顺序进行平坦化，而不进行任何特殊的清洁并且不进行径向氧化，并且因此减小了表面粗糙度。基板的主表面是（110）表面或倾斜（110）表面。通常沿着<110>方向在基板的表面上形成具有原子尺寸顺序的大小的步骤。

2. 发明申请

WO2009044917A1 半導体基板および半導体装置审中-公开
标题翻译：半导体衬底和半导体器件
公开(公告)号：WO2009044917A1
公开(公告)日：2009-04-09
申请号：PCT/JP2008/068183
申请日：2008-10-06
申请人：国立大学法人東北大学 , 信越半導体株式会社 , 大見忠弘 , 寺本章伸 , 諏訪智之 , 黒田理人 , 工藤秀雄 , 速水善範
发明人：大見忠弘 , 寺本章伸 , 諏訪智之 , 黒田理人 , 工藤秀雄 , 速水善範
IPC分类号： H01L21/02 , H01L21/324 , H01L29/78
CPC分类号： H01L29/045 , H01L21/02381 , H01L21/02433 , H01L29/78
摘要：　半導体基板表面に原子ステップで段状とされた複数のテラスを実質的に同一方向に形成する。さらにこの半導体基板を使用し、キャリア走行方向（ソース－ドレイン方向）にステップが存在しないようにＭＯＳトランジスタを形成する。
摘要翻译：通过原子台阶形成的多个台阶基本上在半导体衬底表面上沿相同的方向形成。此外，通过使用半导体衬底，以在载体行进方向（源极 - 漏极方向）上不存在台阶的方式形成MOS晶体管。

3. 发明申请

WO2004112141A1 ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機审中-公开
标题翻译：直接转换接收的频率转换电路，其半导体集成电路和直接转换接收器
公开(公告)号：WO2004112141A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008216
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/66795 , H01L21/823807 , H01L21/82385 , H01L27/092 , H03D7/1441 , H03D7/1458 , H03D2200/0025 , H03D2200/0033 , H03D2200/0047
摘要：　シリコン基板上に高さＨ B で、幅がＷ B の直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成する。ゲート電極２６の両側にソースとドレインを形成してＭＯＳトランジスタを形成する。このＭＯＳトランジスタで周波数変換回路及びダイレクトコンバージョンの受信回路を構成する。これにより、ダイレクトコンバージョン受信の周波数変換回路におけるＩ信号とＱ信号の誤差を減らす。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突起部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。该MOS晶体管用于配置频率转换电路和直接转换的接收电路。以这种方式，可以减少直接转换接收的频率转换电路中的I和Q信号的误差。

4. 发明申请

WO2004112238A1 低雑音増幅器审中-公开
标题翻译：低噪声放大器
公开(公告)号：WO2004112238A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008217
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H03F1/26
CPC分类号： H01L21/82385 , H01L21/823807 , H01L27/092 , H01L29/785 , H03F1/26 , H03F2200/372 , H03G1/0029 , H03G1/007
摘要：　ＭＩＳトランジスタを有し、雑音を低レベルに抑えて入力信号を増幅する低雑音増幅器を前提とし、上記ＭＩＳトランジスタは、第１の結晶面を主面として有する半導体基板と、該半導体基板の一部として形成され、上記第１の結晶面とは異なった第２の結晶面により画成された１対の側壁面と、上記第２の結晶面とは異なった第３の結晶面により画成された頂面とよりなる、半導体構造と、上記主面及び上記側壁面及び上記頂面を一様な厚さで覆うゲート絶縁膜と、上記主面及び上記側壁面及び上記頂面を、上記ゲート絶縁膜を介して連続的に覆うゲート電極と、上記半導体基板中及び上記半導体構造中の、上記ゲート電極を介する一方側及び他方側に形成され、いずれも上記主面及び上記側壁面及び上記頂面に沿って連続的に延在する、同一導電型拡散領域と、を有するように構成する。　　このように構成することにより、低雑音増幅器によって出力信号に与えられる１／ｆ雑音や信号歪が大幅に低減され、それらの低減を補償する回路が不要になり、小型化が可能になる。
摘要翻译：一种具有用于将噪声抑制到低电平并且放大输入信号的MIS晶体管的低噪声放大器。 MIS晶体管包括具有作为主表面的第一晶面和形成为半导体衬底的一部分的半导体结构的半导体衬底和具有相同导电类型的扩散区。半导体结构具有由不同于第一晶体面的第二晶面和由不同于第二晶体的第三晶面限定的顶面限定的一对侧壁面，覆盖主表面的均匀厚度的栅极绝缘膜，侧壁面和顶面，以及栅极电极，其间隔着栅极绝缘膜连续地覆盖主表面，侧壁面和顶面。扩散区域形成在一端和另一端，栅电极插入，并且沿主表面，侧壁面和顶面连续延伸。这种结构大大降低了由低噪声放大器给予输出信号的1 / f噪声和信号失真，从而不需要用于补偿减小的电路并减小尺寸。

5. 发明申请

WO2004112142A1 リミッタ回路及びその半導体集積回路审中-公开
标题翻译：限制电路和半导体集成电路
公开(公告)号：WO2004112142A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008219
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H03G1/0029 , H01L21/823807 , H01L21/82385 , H01L27/092 , H01L29/66795 , H03G1/0023 , H03G7/00 , H03K5/08
摘要：　シリコン基板上に高さＨＢで、幅がＷＢの直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成する。ゲート電極２６の両側にソースとドレインを形成してＭＯＳトランジスタを形成する。ＭＯＳトランジスタ６１と６２とからなる差動増幅回路でリミッタ回路を構成する。これにより、リミッタ回路の利得を大きくとれるようにする。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突出部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。包括MOS晶体管（61,62）的差分放大器电路用于配置限幅器电路。以这种方式，限幅器电路可以表现出更大的增益。

6. 发明申请

WO2004112121A1 ＭＩＳトランジスタ及びＣＭＯＳトランジスタ审中-公开
标题翻译： MIS晶体管和CMOS晶体管
公开(公告)号：WO2004112121A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008218
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L21/336
CPC分类号： H01L29/7851 , H01L21/823807 , H01L21/823821 , H01L21/82385 , H01L29/045
摘要：　半導体基板に形成されるＭＩＳトランジスタを前提とし、該ＭＩＳトランジスタは、表面が少なくとも二つの異なる結晶面を有する凸部（７０４、９１０Ｂ）を主面に対して構成する半導体基板（７０２、９１０）と、前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々の少なくとも一部を覆うゲート絶縁膜（７０８、９２０Ｂ）と、前記ゲート絶縁膜を介して、前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々に対して構成されるゲート電極（７０６、９３０Ｂ）と、前記少なくとも二つの異なる結晶面の各々に面して前記凸部中に形成され、かつ前記ゲート電極の両側にそれぞれ形成される同一導電型拡散領域（７１０ａ、７１０ｂ、９１０ｃ、９１０ｄ）と、を有する。このように構成することにより、素子面積の増大を抑えながら、チャネル幅を増大できる。
摘要翻译：公开了一种形成在半导体衬底中的MIS晶体管，其包括具有突出部分（704,910B）的半导体衬底（702,910），所述突出部分的表面相对于衬底的主表面具有至少两个不同的晶面;栅极覆盖构成突出部分的表面的每个晶面的至少一部分的绝缘膜（708,920B），经由栅极绝缘膜形成在每个晶面上的栅电极（706,930B）和扩散区域形成在面对各个晶面的突出部分和栅绝缘电极的两侧上的相同导电类型（710a，710b，910c，910d）。通过具有这种结构，MIS晶体管可以具有增加的沟道宽度，同时抑制器件面积的增加。

7. 发明申请

WO2004112144A1 ＤＣアンプ及びその半導体集積回路审中-公开
标题翻译：直流放大器及其半导体集成电路
公开(公告)号：WO2004112144A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008221
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/7851 , H01L21/823807 , H01L21/82385 , H01L27/092 , H01L29/66795 , H03F3/343 , H03F3/45183 , H03F2200/372
摘要：　シリコン基板上に高さＨ B で、幅がＷ B の直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成する。ゲート電極２６の両側にソースとドレインを形成してＭＯＳトランジスタを形成する。このＭＯＳトランジスタでＤＣアンプを構成する。ＤＣアンプは、ＭＯＳトランジスタ６１と６２からなる差動増幅回路を有する。これによい、高利得のＤＣアンプを実現する。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突出部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。该MOS晶体管用于配置直流放大器。 DC放大器具有包括MOS晶体管（61,62）的差分放大电路。以这种方式，DC放大器可以表现出更大的增益。

8. 发明申请

WO2004112140A1 ミキサ回路审中-公开
标题翻译：混频器电路
公开(公告)号：WO2004112140A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008215
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/1033 , H01L21/823807 , H01L21/82385 , H01L29/045 , H03D7/1441 , H03D7/1458 , H03D2200/0033 , H03D2200/0047
摘要：　少なくとも二つの結晶面を有する半導体基板（８１０Ａ、８１０）と、該半導体基板上であって前記結晶面の少なくとも二つに対して形成したゲート絶縁膜（８２０Ａ）とを有し、前記ゲート絶縁膜に沿って前記半導体基板中に形成されるチャネルのチャネル幅が、前記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅の総和で示される、ｐチャネルＭＯＳトランジスタ（８４０Ａ）及びｎチャネルＭＯＳトランジスタ（８４０Ｂ）を組み合わせたＣＭＯＳトランジスタ（８００）を用いて、ミキサ回路を構成する。このように構成することにより、トランジスタ素子で発生する１／ｆ雑音や、トランジスタ素子の電気的特性のバラツキによって出力信号に生じるＤＣオフセットや、チャネル長変調効果に基づく信号歪を低減させることが可能となる。
摘要翻译：混频器电路通过使用包括p沟道MOS晶体管（840A）和n沟道MOS晶体管（840B）的组合的CMOS晶体管（800）构成，每个CMOS沟道MOS晶体管包括半导体衬底（810A，810）至少两个晶体表面，并且还包括位于所述半导体衬底上并为所述至少两个晶体表面形成的栅极绝缘膜（820A），其中沿着所述栅极绝缘膜形成在所述半导体衬底中的沟道的沟道宽度由对于至少两个晶体表面形成的通道的通道宽度的总和。这种配置可以降低晶体管元件中产生的1 / f噪声，由于晶体管元件的电特性的变化而在输出信号中产生的DC偏移，以及基于沟道长度调制效应的信号失真。

9. 发明申请

WO2004112143A1 スイッチトキャパシタ回路及びその半導体集積回路审中-公开
标题翻译：开关电容电路及其半导体集成电路
公开(公告)号：WO2004112143A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008220
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/66787 , H01L21/823807 , H01L21/82385 , H01L27/092
摘要：　シリコン基板上に高さＨＢで、幅がＷＢの直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成し、ＭＯＳトランジスタを形成する。上記のように製造したｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを並列に接続して、スイッチトキャパシタ回路のスイッチを構成する。これにより、スイッチトキャパシタ回路のリーク電流やＤＣオフセットを低減する。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体形突起部分（21），并且在突出部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜以形成MOS 晶体管。如上所述制备的P沟道和n沟道MOS晶体管并联连接以构成开关电容器电路的开关。以这种方式，开关电容器电路可以表现出更少的漏电流和更少的DC偏移。

10. 发明申请

WO2007020698A1 デバイス識別方法、デバイス製造方法、及び電子デバイス审中-公开
标题翻译：装置识别方法，装置制造方法和电子装置
公开(公告)号：WO2007020698A1
公开(公告)日：2007-02-22
申请号：PCT/JP2005/015093
申请日：2005-08-18
申请人：株式会社アドバンテスト , 国立大学法人東北大学 , 岡安俊幸 , 須川成利 , 寺本章伸
发明人：岡安俊幸 , 須川成利 , 寺本章伸
IPC分类号： H01L21/66 , H01L21/822 , H01L27/04
CPC分类号： H01L23/544 , G01R31/31718 , G11C2029/4402 , H01L21/76254 , H01L22/14 , H01L2223/5444 , H01L2924/0002 , Y10T29/49004 , H01L2924/00
摘要：　電子デバイスの実動作時に動作する実動作回路と、複数のテスト用素子が設けられ、電子デバイスの試験時に動作するテスト用回路とを備える電子デバイスを識別するデバイス識別方法であって、複数のテスト用素子の電気的特性を測定する特性測定段階と、それぞれのテスト用素子の電気的特性を、電子デバイスの識別情報として格納する識別情報格納段階と、所望の電子デバイスを識別するべく、当該電子デバイスに含まれる複数のテスト用素子の電気的特性を測定し、当該電子デバイスの識別情報を取得する識別情報取得段階と、識別情報取得段階が取得した識別情報と、識別情報格納段階が格納した識別情報とを比較し、識別情報が一致した場合に同一の電子デバイスと判定するマッチング段階とを備えるデバイス識別方法を提供する。
摘要翻译：提供了一种用于识别具有在电子设备的实际操作期间操作的实际操作电路的电子设备的设备识别方法和具有多个测试元件并且在测试电子设备时操作的测试电路。设备识别方法具有特征测量步骤，其中测量测试元件的电特性; 识别信息存储步骤，其中每个测试元件的电特性被存储为电子设备的识别信息; 识别信息获取步骤，其中测量包括在电子设备中的测试元件的电特性，以便识别期望的电子设备，并且获取电子设备的识别信息; 以及匹配步骤，其中将在所述识别信息获取步骤中获取的识别信息与存储在所述识别信息存储步骤中的识别信息进行比较，并且当所述两种识别信息匹配时，所述电子设备被判断为相同。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式