专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2011004708A1 固体撮像素子审中-公开
标题翻译：固态成像元件
公开(公告)号：WO2011004708A1
公开(公告)日：2011-01-13
申请号：PCT/JP2010/060661
申请日：2010-06-23
申请人：株式会社島津製作所 , 国立大学法人東北大学 , 近藤泰志 , 冨永秀樹 , 田窪健二 , 廣瀬竜太 , 須川成利 , 武藤秀樹
发明人：近藤　泰志 , 冨永　秀樹 , 田窪　健二 , 廣瀬　竜太 , 須川　成利 , 武藤　秀樹
IPC分类号： H01L27/146
CPC分类号： H01L27/14603 , H01L27/14607 , H01L27/14609 , H01L27/1461
摘要：　埋め込み型のフォトダイオードの受光面の端部に、転送ゲート電極（１２）を挟んでフローティングディフュージョン領域（１３）を形成する。略扇形状の受光面の中に、ＦＤ領域（１３）を中心とした放射状の延出部を有する第１領域（１１１）とその外側の第２領域（１１２）とを設け、第１領域（１１１）に収集する信号電荷と同じ導電型の不純物を導入することにより、３次元電界効果によって、信号電荷を放射状の延出部から中心に向かわせる電界を形成することができる。その結果、電荷の転送時間が短縮される。また、ＦＤ領域（１３）に隣接して次段の回路素子を配設できるので、ＦＤ領域（１３）の寄生容量を小さくすることができ、高感度の素子を実現できる。これにより、１００万フレーム／秒程度以上ものきわめて高速度の撮影に対応した固体撮像素子において、撮影の高速性を損なわずに検出感度やＳ／Ｎを向上させることが可能となる。
摘要翻译：在嵌入式光电二极管的光接收表面的边缘处形成浮动扩散（FD）区域（13），并且在其间具有传输栅电极（12）。在大致扇形的光接收表面上形成有位于FD区域（13）中心的径向延伸部分的第一区域（111）和位于所述第一区域外部的第二区域（112）。导入与在第一区域（111）中收集的信号电荷相同的导电性的杂质，根据三维电场效应形成电场，该电场将来自径向延伸部分的信号电荷引导到中央。结果，电荷转移时间减少。此外，由于用于后级的电路元件可以被布置为与FD区域（13）相邻，所以可以减小FD区域的寄生电容并且可以获得高灵敏度的元件。因此，可以提高固态成像元件的检测灵敏度和S / N，以非常快速地成像（每秒百万帧/秒以上），而不会降低成像速度。

2. 发明申请

WO2007004289A1 テスト用回路、ウェハ、測定装置、デバイス製造方法、及び表示装置审中-公开
标题翻译：测试电路，波形，测量装置，装置制造方法和显示装置
公开(公告)号：WO2007004289A1
公开(公告)日：2007-01-11
申请号：PCT/JP2005/012359
申请日：2005-07-04
申请人：国立大学法人東北大学 , 須川成利 , 寺本章伸
发明人：須川成利 , 寺本章伸
IPC分类号： H01L29/78 , G01R31/26 , G01R31/28 , H01L21/66 , H01L21/822 , H01L27/04
CPC分类号： G01R31/275 , G01R31/2884
摘要：　電気的に並列に設けられた複数の被測定トランジスタと、それぞれの被測定トランジスタを順次選択する選択部と、選択部が順次選択した被測定トランジスタのソース電圧を順次出力する出力部とを有するテスト用回路を提供する。
摘要翻译：测试电路设有多个晶体管，它们被测量并并联电气布置; 选择部分，用于顺序选择待测量的晶体管; 以及输出部分，用于顺序地输出由选择部分依次选择的晶体管的源极电压。

3. 发明申请

WO2004112143A1 スイッチトキャパシタ回路及びその半導体集積回路审中-公开
标题翻译：开关电容电路及其半导体集成电路
公开(公告)号：WO2004112143A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008220
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/66787 , H01L21/823807 , H01L21/82385 , H01L27/092
摘要：　シリコン基板上に高さＨＢで、幅がＷＢの直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成し、ＭＯＳトランジスタを形成する。上記のように製造したｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを並列に接続して、スイッチトキャパシタ回路のスイッチを構成する。これにより、スイッチトキャパシタ回路のリーク電流やＤＣオフセットを低減する。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体形突起部分（21），并且在突出部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜以形成MOS 晶体管。如上所述制备的P沟道和n沟道MOS晶体管并联连接以构成开关电容器电路的开关。以这种方式，开关电容器电路可以表现出更少的漏电流和更少的DC偏移。

4. 发明申请

WO2004070798A1 シリコン半導体基板及びその製造方法审中-公开
标题翻译：硅半导体基板及其制造方法
公开(公告)号：WO2004070798A1
公开(公告)日：2004-08-19
申请号：PCT/JP2004/000869
申请日：2004-01-29
申请人：信越半導体株式会社 , 大見忠弘 , 山中秀記 , 出水清史 , 寺本章伸 , 須川成利
发明人：大見忠弘 , 山中秀記 , 出水清史 , 寺本章伸 , 須川成利
IPC分类号： H01L21/02
CPC分类号： H01L21/28167 , H01L21/02008 , H01L21/02027 , H01L21/02381 , H01L21/02428 , H01L21/02433 , H01L21/02532 , H01L21/02658 , H01L29/045
摘要：本発明は、｛１１０｝面のキャリア移動度、特にｎ型ＦＥＴのキャリアである電子の移動度がより高い値を示す半導体集積回路素子用シリコン半導体基板を製造するためになされたものであり、特別な洗浄を用いず従来のＲＣＡ洗浄を用い、またラジカル酸化を行うことなく、原子レベルで表面が平坦化され、表面ラフネスが低減されたシリコン半導体基板及びその製造方法を提供する。本発明は、｛１１０｝面又は｛１１０｝面を傾けた面を主面とするシリコン半導体基板であって、その表面に平均的に＜１１０＞方向に沿った原子レベルのステップを有するようにした。
摘要翻译：一种用于制造表现出（110）表面的较高载流子迁移率的半导体集成电路器件的硅半导体衬底的方法，特别是作为n型FET的载流子的较高的电子迁移率。通过常规的RCA清洁，表面通过原子尺寸的顺序进行平坦化，而不进行任何特殊的清洁并且不进行径向氧化，并且因此减小了表面粗糙度。基板的主表面是（110）表面或倾斜（110）表面。通常沿着<110>方向在基板的表面上形成具有原子尺寸顺序的大小的步骤。

5. 发明申请

WO2003054962A1 相補型MIS装置审中-公开
标题翻译：补充MIS设备
公开(公告)号：WO2003054962A1
公开(公告)日：2003-07-03
申请号：PCT/JP2002/012925
申请日：2002-12-10
申请人：東京エレクトロン株式会社 , 大見忠弘 , 小谷光司 , 須川成利
发明人：大見忠弘 , 小谷光司 , 須川成利
IPC分类号： H01L27/092
CPC分类号： H01L29/045 , H01L21/823807 , H01L21/823821 , H01L27/092 , H01L27/0922 , H01L29/66795 , H01L29/7851
摘要： A CMOS device comprises a structure formed on the (100) face of a silicon substrate and having another crystal face, and a p−channel MOS transistor and an n−channel MOS transistor each having a high−quality gate insulating film formed on the structure by microwave plasma processing and a gate electrode formed on the gate insulating film. The dimensions and shape of the structure are so set that the carrier mobility in the p−channel MOS transistor and that in the N−channel MOS transistor are balanced.
摘要翻译： CMOS器件包括形成在硅衬底的（100）面上并具有另一个晶面的结构，以及每个具有高质量栅极绝缘膜的ap沟道MOS晶体管和n沟道MOS晶体管，该栅极绝缘膜通过微波等离子体处理和形成在栅极绝缘膜上的栅电极。结构的尺寸和形状被设定为使p沟道MOS晶体管和N沟道MOS晶体管中的载流子迁移率平衡。

6. 发明申请

WO2003005435A1 基板処理装置および基板処理方法、基板平坦化方法审中-公开
标题翻译：基板处理装置和基板处理方法，基板平铺方法
公开(公告)号：WO2003005435A1
公开(公告)日：2003-01-16
申请号：PCT/JP2002/006737
申请日：2002-07-03
申请人：東京エレクトロン株式会社 , 大見忠弘 , 須川成利 , 平山昌樹 , 後藤哲也
发明人：大見忠弘 , 須川成利 , 平山昌樹 , 後藤哲也
IPC分类号： H01L21/324
CPC分类号： H01L21/67115 , H01L21/3003 , H01L21/324 , H01L21/67098 , H01L21/67109 , H01L27/1214 , H01L27/127 , H01L29/66757 , H01L29/78603
摘要： A substrate treating device comprising a treating space provided with a holding table for holding an untreated substrate, a hydrogen catalyst member disposed in the treating space so as to face the untreated substrate, for decomposing hydrogen molecules into hydrogen radicals H*, and a gas supply port provided on the side facing the untreated substrate of the hydrogen catalyst member in the treating space, for introducing a treating gas containing at least hydrogen gas, wherein the distance between the hydrogen catalyst member and the untreated substrate on the holding table is set to be within the hydrogen radial H* reaching distance.
摘要翻译：一种基板处理装置，包括设置有用于保持未处理基板的保持台的处理空间，设置在处理空间中以与未处理基板相对的氢催化剂构件，用于将氢分子分解成氢自由基H *，气体供给设置在处理空间中面向氢催化剂构件的未处理基板的一侧的端口，用于引入至少包含氢气的处理气体，其中将氢气催化剂构件与保持台上的未处理基板之间的距离设定为在氢气径向H *到达距离内。

7. 发明申请

WO2007029303A1 等倍Ｘ線露光方法及び等倍Ｘ線露光装置审中-公开
标题翻译：一对一X射线曝光方法和一对一X射线曝光装置
公开(公告)号：WO2007029303A1
公开(公告)日：2007-03-15
申请号：PCT/JP2005/016228
申请日：2005-09-05
申请人：大見忠弘 , 須川成利 , 柳田公雄 , 武久究
发明人：大見忠弘 , 須川成利 , 柳田公雄 , 武久究
IPC分类号： H01L21/027 , G03F7/20 , G03F1/16
CPC分类号： G03F7/7035 , G03F7/70716
摘要：　複数の同じパターン１１が上下一列に並ぶように形成されている等倍マスク１２を用い、Ｘ線１０を等倍マスクの一つのパターンに照射される。等倍マスク１２のパターンを通過したＸ線が、ウエハステージ１４に固定されているウエハ１５に照射されて、パターン露光が行なわれる。等倍マスク１２は、マスクステージ１３に固定されており、マスクステージ１３は、ウエハステージ１４内で、左右に往復移動できるようになっている。また、ウエハステージ１４は、垂直ステージ１６内で上下に往復移動できるようになっている。ウエハ１５の全面にパターン露光するには、Ｘ線１０が等倍マスク１２のパターン１１における一番上を照射させながら、垂直ステージ１６によって、等倍マスク１２とウエハ１５の両方を上方に移動させている。これによって、上下一列のパターン１１の全部にＸ線１０が照射することで、ウエハ１５における上下一列分にパターン露光される。
摘要翻译：使用其上形成有垂直排列的多个相同图案（11）的一对一掩模（12），以一对一的方式将X射线（10）应用于一种图案面具。通过一对一掩模（12）上的图案的X射线被施加到固定到晶片台（14）的晶片（15）以执行图案曝光。一对一掩模（12）固定到能够在垂直平台（16）内能够垂直往复运动的晶片台（14）内能够进行水平往复运动的掩模台（13）。为了执行晶片（15）的整个表面的图案曝光，当在一对一掩模（12）上将X射线（10）施加到图案（11）的顶部时，一对一掩模（12）和晶片（15）都通过垂直级（16）向上移动。通过这种方式，将X射线（10）施加到所有垂直排列的图案（11），并且因此在晶片（15）中的一个垂直列上执行图案曝光。

8. 发明申请

WO2007020698A1 デバイス識別方法、デバイス製造方法、及び電子デバイス审中-公开
标题翻译：装置识别方法，装置制造方法和电子装置
公开(公告)号：WO2007020698A1
公开(公告)日：2007-02-22
申请号：PCT/JP2005/015093
申请日：2005-08-18
申请人：株式会社アドバンテスト , 国立大学法人東北大学 , 岡安俊幸 , 須川成利 , 寺本章伸
发明人：岡安俊幸 , 須川成利 , 寺本章伸
IPC分类号： H01L21/66 , H01L21/822 , H01L27/04
CPC分类号： H01L23/544 , G01R31/31718 , G11C2029/4402 , H01L21/76254 , H01L22/14 , H01L2223/5444 , H01L2924/0002 , Y10T29/49004 , H01L2924/00
摘要：　電子デバイスの実動作時に動作する実動作回路と、複数のテスト用素子が設けられ、電子デバイスの試験時に動作するテスト用回路とを備える電子デバイスを識別するデバイス識別方法であって、複数のテスト用素子の電気的特性を測定する特性測定段階と、それぞれのテスト用素子の電気的特性を、電子デバイスの識別情報として格納する識別情報格納段階と、所望の電子デバイスを識別するべく、当該電子デバイスに含まれる複数のテスト用素子の電気的特性を測定し、当該電子デバイスの識別情報を取得する識別情報取得段階と、識別情報取得段階が取得した識別情報と、識別情報格納段階が格納した識別情報とを比較し、識別情報が一致した場合に同一の電子デバイスと判定するマッチング段階とを備えるデバイス識別方法を提供する。
摘要翻译：提供了一种用于识别具有在电子设备的实际操作期间操作的实际操作电路的电子设备的设备识别方法和具有多个测试元件并且在测试电子设备时操作的测试电路。设备识别方法具有特征测量步骤，其中测量测试元件的电特性; 识别信息存储步骤，其中每个测试元件的电特性被存储为电子设备的识别信息; 识别信息获取步骤，其中测量包括在电子设备中的测试元件的电特性，以便识别期望的电子设备，并且获取电子设备的识别信息; 以及匹配步骤，其中将在所述识别信息获取步骤中获取的识别信息与存储在所述识别信息存储步骤中的识别信息进行比较，并且当所述两种识别信息匹配时，所述电子设备被判断为相同。

9. 发明申请

WO2007004666A1 薄膜トランジスタ、配線板、及びそれらの製造方法审中-公开
标题翻译：薄膜晶体管，接线板及制造这种薄膜晶体管和接线板的方法
公开(公告)号：WO2007004666A1
公开(公告)日：2007-01-11
申请号：PCT/JP2006/313382
申请日：2006-07-05
申请人：国立大学法人東北大学 , 日本ゼオン株式会社 , 須川成利 , 森本明大 , 藤村誠 , 加藤丈佳 , 千葉昌彦 , 山口智代
发明人：須川成利 , 森本明大 , 藤村誠 , 加藤丈佳 , 千葉昌彦 , 山口智代
IPC分类号： H01L29/786 , G02F1/1368 , G09F9/30 , H01L21/288 , H01L21/3205 , H01L21/336 , H01L23/52 , H01L29/423 , H01L29/49 , H01L51/50
CPC分类号： H01L29/78636 , G02F1/1368 , H01L27/124 , H01L27/1244 , H01L29/4908 , H01L29/78603 , Y10T29/49155
摘要：　薄膜トランジスタのゲート電極或いはゲート配線を、下地密着層、触媒層、配線金属層、配線金属拡散抑止層の順に積層して４層構造にすることよって、密着性及び平坦性を改善した。この場合、下地密着層は金属に配位可能な構造を有する樹脂により形成され、絶縁基板との密着性を改善できた。また、配線金属層上に配線金属拡散抑止層を設けることにより、配線金属の拡散を防止できるため、薄膜トランジスタの特性を改善できる。
摘要翻译：通过依次堆叠基底粘合剂层，催化剂层，布线金属层和布线金属扩散抑制层，允许薄膜晶体管的栅电极或栅极布线具有四层结构，从而提高了粘合性和平面性。在这种情况下，基底粘合层由具有与金属配合的结构的树脂形成，并且提高了与绝缘基板的粘合性。此外，由于可以通过在布线金属层上设置布线金属扩散抑制层来防止布线金属的扩散，所以可以提高薄膜晶体管的特性。

10. 发明申请

WO2004112144A1 ＤＣアンプ及びその半導体集積回路审中-公开
标题翻译：直流放大器及其半导体集成电路
公开(公告)号：WO2004112144A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008221
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/7851 , H01L21/823807 , H01L21/82385 , H01L27/092 , H01L29/66795 , H03F3/343 , H03F3/45183 , H03F2200/372
摘要：　シリコン基板上に高さＨ B で、幅がＷ B の直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成する。ゲート電極２６の両側にソースとドレインを形成してＭＯＳトランジスタを形成する。このＭＯＳトランジスタでＤＣアンプを構成する。ＤＣアンプは、ＭＯＳトランジスタ６１と６２からなる差動増幅回路を有する。これによい、高利得のＤＣアンプを実現する。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突出部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。该MOS晶体管用于配置直流放大器。 DC放大器具有包括MOS晶体管（61,62）的差分放大电路。以这种方式，DC放大器可以表现出更大的增益。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式