专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2004112140A1 ミキサ回路审中-公开
标题翻译：混频器电路
公开(公告)号：WO2004112140A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008215
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/1033 , H01L21/823807 , H01L21/82385 , H01L29/045 , H03D7/1441 , H03D7/1458 , H03D2200/0033 , H03D2200/0047
摘要：　少なくとも二つの結晶面を有する半導体基板（８１０Ａ、８１０）と、該半導体基板上であって前記結晶面の少なくとも二つに対して形成したゲート絶縁膜（８２０Ａ）とを有し、前記ゲート絶縁膜に沿って前記半導体基板中に形成されるチャネルのチャネル幅が、前記少なくとも二つの結晶面に対して各々形成されるチャネルの各チャネル幅の総和で示される、ｐチャネルＭＯＳトランジスタ（８４０Ａ）及びｎチャネルＭＯＳトランジスタ（８４０Ｂ）を組み合わせたＣＭＯＳトランジスタ（８００）を用いて、ミキサ回路を構成する。このように構成することにより、トランジスタ素子で発生する１／ｆ雑音や、トランジスタ素子の電気的特性のバラツキによって出力信号に生じるＤＣオフセットや、チャネル長変調効果に基づく信号歪を低減させることが可能となる。
摘要翻译：混频器电路通过使用包括p沟道MOS晶体管（840A）和n沟道MOS晶体管（840B）的组合的CMOS晶体管（800）构成，每个CMOS沟道MOS晶体管包括半导体衬底（810A，810）至少两个晶体表面，并且还包括位于所述半导体衬底上并为所述至少两个晶体表面形成的栅极绝缘膜（820A），其中沿着所述栅极绝缘膜形成在所述半导体衬底中的沟道的沟道宽度由对于至少两个晶体表面形成的通道的通道宽度的总和。这种配置可以降低晶体管元件中产生的1 / f噪声，由于晶体管元件的电特性的变化而在输出信号中产生的DC偏移，以及基于沟道长度调制效应的信号失真。

2. 发明申请

WO2004112141A1 ダイレクトコンバージョン受信の周波数変換回路、その半導体集積回路及びダイレクトコンバージョン受信機审中-公开
标题翻译：直接转换接收的频率转换电路，其半导体集成电路和直接转换接收器
公开(公告)号：WO2004112141A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008216
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/66795 , H01L21/823807 , H01L21/82385 , H01L27/092 , H03D7/1441 , H03D7/1458 , H03D2200/0025 , H03D2200/0033 , H03D2200/0047
摘要：　シリコン基板上に高さＨ B で、幅がＷ B の直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成する。ゲート電極２６の両側にソースとドレインを形成してＭＯＳトランジスタを形成する。このＭＯＳトランジスタで周波数変換回路及びダイレクトコンバージョンの受信回路を構成する。これにより、ダイレクトコンバージョン受信の周波数変換回路におけるＩ信号とＱ信号の誤差を減らす。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突起部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。该MOS晶体管用于配置频率转换电路和直接转换的接收电路。以这种方式，可以减少直接转换接收的频率转换电路中的I和Q信号的误差。

3. 发明申请

WO2004112143A1 スイッチトキャパシタ回路及びその半導体集積回路审中-公开
标题翻译：开关电容电路及其半导体集成电路
公开(公告)号：WO2004112143A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008220
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/66787 , H01L21/823807 , H01L21/82385 , H01L27/092
摘要：　シリコン基板上に高さＨＢで、幅がＷＢの直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成し、ＭＯＳトランジスタを形成する。上記のように製造したｐチャネルＭＯＳトランジスタとｎチャネルＭＯＳトランジスタを並列に接続して、スイッチトキャパシタ回路のスイッチを構成する。これにより、スイッチトキャパシタ回路のリーク電流やＤＣオフセットを低減する。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体形突起部分（21），并且在突出部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜以形成MOS 晶体管。如上所述制备的P沟道和n沟道MOS晶体管并联连接以构成开关电容器电路的开关。以这种方式，开关电容器电路可以表现出更少的漏电流和更少的DC偏移。

4. 发明申请

WO2004112144A1 ＤＣアンプ及びその半導体集積回路审中-公开
标题翻译：直流放大器及其半导体集成电路
公开(公告)号：WO2004112144A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008221
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H01L29/7851 , H01L21/823807 , H01L21/82385 , H01L27/092 , H01L29/66795 , H03F3/343 , H03F3/45183 , H03F2200/372
摘要：　シリコン基板上に高さＨ B で、幅がＷ B の直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成する。ゲート電極２６の両側にソースとドレインを形成してＭＯＳトランジスタを形成する。このＭＯＳトランジスタでＤＣアンプを構成する。ＤＣアンプは、ＭＯＳトランジスタ６１と６２からなる差動増幅回路を有する。これによい、高利得のＤＣアンプを実現する。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突出部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。该MOS晶体管用于配置直流放大器。 DC放大器具有包括MOS晶体管（61,62）的差分放大电路。以这种方式，DC放大器可以表现出更大的增益。

5. 发明申请

WO2004112238A1 低雑音増幅器审中-公开
标题翻译：低噪声放大器
公开(公告)号：WO2004112238A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008217
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H03F1/26
CPC分类号： H01L21/82385 , H01L21/823807 , H01L27/092 , H01L29/785 , H03F1/26 , H03F2200/372 , H03G1/0029 , H03G1/007
摘要：　ＭＩＳトランジスタを有し、雑音を低レベルに抑えて入力信号を増幅する低雑音増幅器を前提とし、上記ＭＩＳトランジスタは、第１の結晶面を主面として有する半導体基板と、該半導体基板の一部として形成され、上記第１の結晶面とは異なった第２の結晶面により画成された１対の側壁面と、上記第２の結晶面とは異なった第３の結晶面により画成された頂面とよりなる、半導体構造と、上記主面及び上記側壁面及び上記頂面を一様な厚さで覆うゲート絶縁膜と、上記主面及び上記側壁面及び上記頂面を、上記ゲート絶縁膜を介して連続的に覆うゲート電極と、上記半導体基板中及び上記半導体構造中の、上記ゲート電極を介する一方側及び他方側に形成され、いずれも上記主面及び上記側壁面及び上記頂面に沿って連続的に延在する、同一導電型拡散領域と、を有するように構成する。　　このように構成することにより、低雑音増幅器によって出力信号に与えられる１／ｆ雑音や信号歪が大幅に低減され、それらの低減を補償する回路が不要になり、小型化が可能になる。
摘要翻译：一种具有用于将噪声抑制到低电平并且放大输入信号的MIS晶体管的低噪声放大器。 MIS晶体管包括具有作为主表面的第一晶面和形成为半导体衬底的一部分的半导体结构的半导体衬底和具有相同导电类型的扩散区。半导体结构具有由不同于第一晶体面的第二晶面和由不同于第二晶体的第三晶面限定的顶面限定的一对侧壁面，覆盖主表面的均匀厚度的栅极绝缘膜，侧壁面和顶面，以及栅极电极，其间隔着栅极绝缘膜连续地覆盖主表面，侧壁面和顶面。扩散区域形成在一端和另一端，栅电极插入，并且沿主表面，侧壁面和顶面连续延伸。这种结构大大降低了由低噪声放大器给予输出信号的1 / f噪声和信号失真，从而不需要用于补偿减小的电路并减小尺寸。

6. 发明申请

WO2004112142A1 リミッタ回路及びその半導体集積回路审中-公开
标题翻译：限制电路和半导体集成电路
公开(公告)号：WO2004112142A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008219
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L27/092
CPC分类号： H03G1/0029 , H01L21/823807 , H01L21/82385 , H01L27/092 , H01L29/66795 , H03G1/0023 , H03G7/00 , H03K5/08
摘要：　シリコン基板上に高さＨＢで、幅がＷＢの直方体状の突出部２１を形成し、突出部２１の頂面及び側壁面の一部にゲート酸化膜を形成する。ゲート電極２６の両側にソースとドレインを形成してＭＯＳトランジスタを形成する。ＭＯＳトランジスタ６１と６２とからなる差動増幅回路でリミッタ回路を構成する。これにより、リミッタ回路の利得を大きくとれるようにする。
摘要翻译：在硅衬底上形成具有高度HB和宽度WB的长方体突起部分（21），并且在突出部分（21）的顶壁和侧壁表面的部分上形成栅极氧化膜。源极和漏极形成在栅电极（26）的两个相对侧上，从而形成MOS晶体管。包括MOS晶体管（61,62）的差分放大器电路用于配置限幅器电路。以这种方式，限幅器电路可以表现出更大的增益。

7. 发明申请

WO2004112121A1 ＭＩＳトランジスタ及びＣＭＯＳトランジスタ审中-公开
标题翻译： MIS晶体管和CMOS晶体管
公开(公告)号：WO2004112121A1
公开(公告)日：2004-12-23
申请号：PCT/JP2004/008218
申请日：2004-06-11
申请人：株式会社豊田自動織機 , 新潟精密株式会社 , 大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
发明人：大見忠弘 , 西牟田武史 , 宮城弘 , 須川成利 , 寺本章伸
IPC分类号： H01L21/336
CPC分类号： H01L29/7851 , H01L21/823807 , H01L21/823821 , H01L21/82385 , H01L29/045
摘要：　半導体基板に形成されるＭＩＳトランジスタを前提とし、該ＭＩＳトランジスタは、表面が少なくとも二つの異なる結晶面を有する凸部（７０４、９１０Ｂ）を主面に対して構成する半導体基板（７０２、９１０）と、前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々の少なくとも一部を覆うゲート絶縁膜（７０８、９２０Ｂ）と、前記ゲート絶縁膜を介して、前記凸部の表面を構成する前記少なくとも二つの異なる結晶面の各々に対して構成されるゲート電極（７０６、９３０Ｂ）と、前記少なくとも二つの異なる結晶面の各々に面して前記凸部中に形成され、かつ前記ゲート電極の両側にそれぞれ形成される同一導電型拡散領域（７１０ａ、７１０ｂ、９１０ｃ、９１０ｄ）と、を有する。このように構成することにより、素子面積の増大を抑えながら、チャネル幅を増大できる。
摘要翻译：公开了一种形成在半导体衬底中的MIS晶体管，其包括具有突出部分（704,910B）的半导体衬底（702,910），所述突出部分的表面相对于衬底的主表面具有至少两个不同的晶面;栅极覆盖构成突出部分的表面的每个晶面的至少一部分的绝缘膜（708,920B），经由栅极绝缘膜形成在每个晶面上的栅电极（706,930B）和扩散区域形成在面对各个晶面的突出部分和栅绝缘电极的两侧上的相同导电类型（710a，710b，910c，910d）。通过具有这种结构，MIS晶体管可以具有增加的沟道宽度，同时抑制器件面积的增加。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式