专利快速检索-快速检索全球专利，免费商用专利数据库-IPRDB

1. 发明申请

WO2003028093A2 VERFAHREN ZUR BILDUNG EINES SOI-SUBSTRATS, VERTIKALER TRANSISTOR UND SPEICHERZELLE MIT VERTIKALEM TRANSISTOR 审中-公开
标题翻译：具有垂直晶体管的形成SOI衬底，垂直晶体管和存储器单元的方法
公开(公告)号：WO2003028093A2
公开(公告)日：2003-04-03
申请号：PCT/DE2002/003023
申请日：2002-08-19
申请人： INFINEON TECHNOLOGIES AG , BIRNER, Albert , BREUER, Steffen , GOLDBACH, Matthias , LUETZEN, Joern , SCHUMANN, Dirk
发明人： BIRNER, Albert , BREUER, Steffen , GOLDBACH, Matthias , LUETZEN, Joern , SCHUMANN, Dirk
IPC分类号： H01L21/84
CPC分类号： H01L27/10864 , H01L27/10867 , H01L27/1203
摘要： Die vorliegende Erfindung betrifft ein Verfahren zur Erzeugung einer Silicon-On-Insulator-Schichtstruktur auf einer Silizium-Oberfläche mit beliebiger Geometrie, mit dem die Silicon-on-Insulator-Struktur auch nur lokal erzeugt werden kann. Das Verfahren umfaßt das Bilden von Mesoporen (10) in dem Silizium-Oberflächenbereich (3), die Oxidation der Mesoporen-Oberfläche unter Bildung von Siliziumoxid und Stegbereichen (22) aus einkristallinem Silizium, die zwischen benachbarten Mesoporen (10) verbleiben, wobei dieser Schritt beendet wird, sobald eine vorgegebene minimale Silizium-Wandstärke der Stegbereiche (22) erreicht ist, das Freilegen der an dem von dem Halbleiter-Substrat (2) abgewandten Ende angeordneten Stegbereiche (22) zwischen benachbarten Mesoporen; und das Durchführen eines selektiven Epitaxieverfahrens, durch das Silizium auf den freigelegten Stegbereichen (22) selektiv gegenüber den Siliziumoxidbereichen (11) aufwächst. Das Verfahren kann verwendet werden, um einen vertikalen Transistor und eine Speicherzelle mit einem derartigen Auswahltransistor herzustellen.
摘要翻译：本发明涉及一种在任意几何形状的硅表面上制造绝缘体上硅层结构的方法，利用该方法仅在局部产生绝缘体上硅结构可以。该方法包括在硅表面区域（3）中形成中孔（10），氧化中孔表面以形成氧化硅，以及在相邻的中孔（10）之间形成的单晶硅的脊区（22）），一旦已达到焊盘区域（22）的预定最小硅壁厚度，就终止该步骤，暴露位于远离半导体衬底（2）的端部处的相邻介孔之间的焊盘区域（22）; 并且执行选择性外延工艺，由此在暴露的焊盘区域（22）上的硅选择性地抵靠在氧化硅区域（11）上。该方法可用于制造具有这种选择晶体管的垂直晶体管和存储单元。

2. 发明申请

WO2003010826A3 VERFAHREN ZUR HERSTELLUNG EINES VERTIKALTRANSISTORS IN EINEM GRABEN 审中-公开
公开(公告)号：WO2003010826A3
公开(公告)日：2003-02-06
申请号：PCT/EP2002/007593
申请日：2002-07-08
申请人： INFINEON TECHNOLOGIES AG , BIRNER, Albert , LUETZEN, Joern
发明人： BIRNER, Albert , LUETZEN, Joern
IPC分类号： H01L21/8242
摘要： Zur Herstellung eines Vertikaltransistors wird ein Graben (4) bereitgestellt, dessen Seitenwand (6) von einem einkristallinen Halbleitersubstrat (2) und dessen Boden (8) von einem polykristallinen Halbleitersubstrat (10) gebildet wird. Zwischen der Seitenwand (6) und dem Boden (8) ist ein Übergangsbereich (12) aus einem isolierenden Material angeordnet. Selektiv zum Material des Übergangsbereichs (12) wird eine Halbleiterschicht abgeschieden, so daß auf der Seitenwand (6) eine epitaktische Halbleiterschicht (24) und auf dem Boden (8) eine Halbleiterschicht (26) aufwächst, zwischen denen ein Zwischenraum verbleibt. Die abgeschiedenen Halbleiterschichten (24, 26) werden mit einem dünnen, einen Stromfluß nur teilweise begrenzenden Dielektrikum (28) bedeckt und der Zwischenraum mit einem leitfähigen Material (30) gefüllt. Bei einer nachfolgenden Wärmebehandlung diffundieren Dotierstoffe aus dem leitfähigen Material (30) in die epitaktische Halbleiterschicht (26) und bilden dort ein Dotierungsgebiet (44). Das dünne Dielektrikum (28) begrenzt einerseits die Diffusion der Dotierstoffe in das Halbleitersubstrat (2) und andererseits verhindert es die Ausbreitung von Kristallgitterfehlern in die epitaktische Halbleiterschicht (26).

3. 发明申请

WO03010826A2 METHOD FOR PRODUCING A VERTICAL TRANSISTOR IN A TRENCH AND A CORRESPONDING VERTICAL TRANSISTOR 审中-公开
标题翻译：用于生产垂直型晶体管在战壕里垂直晶体管
公开(公告)号：WO03010826A2
公开(公告)日：2003-02-06
申请号：PCT/EP0207593
申请日：2002-07-08
申请人： INFINEON TECHNOLOGIES AG , BIRNER ALBERT , LUETZEN JOERN
发明人： BIRNER ALBERT , LUETZEN JOERN
IPC分类号： H01L21/336 , H01L21/8242 , H01L27/108 , H01L29/00
CPC分类号： H01L27/10864 , H01L27/10841 , H01L27/10867 , H01L27/10876 , H01L29/66666
摘要： In order to produce a vertical transistor, a trench (4) is provided whose lateral wall (6) is formed by a monocrystalline semiconductor substrate (2) and whose bottom (8) is formed by a polycrystalline semiconductor substrate (10). A transition region (12) made of an insulating material is placed between the lateral wall (6) and the bottom (8). A semiconductor layer is deposited selective to the material of the transition region (12) whereby enabling an epitaxial semiconductor layer (24) to grow on the lateral wall (6) and a semiconductor layer (26) to grow on the bottom (8), whereby these a space remains between these layers. The deposited semiconductor layers (24, 26) are covered with a thin dielectric (28) that only partially limits a current flow, and the space is filled with a conductive material (30). During a subsequent thermal treatment, dopants diffuse out of the conductive material (30) and into the epitaxial semiconductor layer (26) and form a dopant region (44) therein. The thin dielectric (28) limits the diffusion of the dopants into the semiconductor substrate (2) and prevents the spreading of crystal lattice faults into the epitaxial semiconductor layer (26).
摘要翻译：用于制造垂直晶体管，沟槽（4）的单晶半导体衬底（2）和（8）的多晶半导体衬底（10）形成其侧壁，其底部的提供（6）。所述侧壁（6）和底部（8）之间是由绝缘材料制成的过渡区域（12）。选择性地向所述过渡区域（12）的材料，半导体层被沉积，以便在侧壁（6），一个外延半导体层（24）和在地板（8）生长半导体层（26），仍然存在间隙，该间隙之间。所沉积的半导体层（24，26）被填充覆盖有薄的，电流的流动仅部分地限定电介质（28）和用导电材料（30）的中间空间。在随后的热处理中，掺杂剂从所述外延半导体层（26）在导电材料（30）扩散并形成一个掺杂区（44）。限定在一方面薄电介质（28），在半导体衬底（2）和在另一方面的掺杂物的扩散它可以防止晶体的晶格缺陷的扩散的外延半导体层（26）英寸

4. 发明申请

WO2003017331A3 SPEICHERZELLE MIT GRABENKONDENSATOR UND VERTIKALEM AUSWAHLTRANSISTOR UND EINEM ZWISCHEN DIESEN GEFORMTEN RINGFÖRMIGEN KONTAKTIERUNGSBEREICH 审中-公开
公开(公告)号：WO2003017331A3
公开(公告)日：2003-02-27
申请号：PCT/DE2002/002559
申请日：2002-07-12
申请人： INFINEON TECHNOLOGIES AG , BIRNER, Albert , GOLDBACH, Matthias , SCHLÖSSER, Till
发明人： BIRNER, Albert , GOLDBACH, Matthias , SCHLÖSSER, Till
IPC分类号： H01L21/8242
摘要： Die obere Kondensatorelektrode (10) des Grabenkondensators ist durch einen rohrförmigen monokristallinen Si-Kontaktierungsbereich (7.1) mit einem epitaktisch aufgewachsenen Source-/Drain-Gebiet (21) des Auswahltransistors (20) verbunden. Die Gateelektrodenschicht (24) weist einen ovalen Umfangsverlauf um den Transistor (20) auf, wobei die ovalen Umfangsverläufe der Gateelektrodenschichten (24) von entlang einer Wortleitung aneinandergereihter Speicherzellen zur Steigerung der Packungsdichte Überlappungsbereiche (24.3) bilden.

5. 发明申请

WO03017331A2 MEMORY CELL WITH A TRENCH CAPACITOR AND VERTICAL SELECTION TRANSISTOR AND ANNULAR CONTACTING AREA FORMED BETWEEN THEM 审中-公开
标题翻译： CAPACITOR WITH抓取和垂直选择晶体管和这些成型环形接触之间的存储器CELL
公开(公告)号：WO03017331A2
公开(公告)日：2003-02-27
申请号：PCT/DE0202559
申请日：2002-07-12
申请人： INFINEON TECHNOLOGIES AG , BIRNER ALBERT , GOLDBACH MATTHIAS , SCHLOESSER TILL
发明人： BIRNER ALBERT , GOLDBACH MATTHIAS , SCHLOESSER TILL
IPC分类号： H01L27/108 , H01L21/8242 , H01L21/00
CPC分类号： H01L27/10864 , H01L27/10867 , H01L27/10876
摘要： The top capacitor electrode (10) of the trench capacitor is connected to an epitactically grown source/drain area (21) of the selection transistor (20) by an annular, monocrystalline Si contacting area (7.1). The gate electrode layer (24) has an oval peripheral course around the transistor (20), wherein the oval peripheral courses of the gate electrode layers (24) form overlapping areas (24.3) of memory cells placed in rows next to one another along a word line in order to enhance packing density.
摘要翻译：坟墓电容器的上电容器电极（10）由连接到外延生长的源的管状单晶Si接触区域（7.1）形成/漏极选择晶体管（20）的区域（21）。栅电极层（24）具有的晶体管（20）围绕椭圆周过程中，形成沿着存储器单元的字线，以增加重叠区域（24.3）的填充密度排成一列的栅电极层（24）的椭圆形的圆周轮廓。

6. 发明申请

WO2003065436A1 HALBLEITERBAUSTEIN MIT EINER ISOLATIONSSCHICHT UND VERFAHREN ZUR HERSTELLUNG EINES HALBLEITERBAUSTEINS MIT ISOLATIONSSCHICHT 审中-公开
标题翻译：与生产具有隔离层的半导体元件的隔离层和方法半导体部件
公开(公告)号：WO2003065436A1
公开(公告)日：2003-08-07
申请号：PCT/EP2003/000377
申请日：2003-01-16
申请人： INFINEON TECHNOLOGIES AG , BEITEL, Gerhard , BIRNER, Albert , HECHT, Thomas , LUETZEN, Joern , SAENGER, Annette , SEIDL, Harald
发明人： BEITEL, Gerhard , BIRNER, Albert , HECHT, Thomas , LUETZEN, Joern , SAENGER, Annette , SEIDL, Harald
IPC分类号： H01L21/314
CPC分类号： H01L21/28194 , H01L21/314 , H01L27/1085 , H01L27/10861 , H01L27/10873 , H01L28/40 , H01L29/517
摘要： Es wird ein Halbleiterbaustein beschrieben, der im wesentlichen aus einem Siliziummaterial aufgebaut ist und eine Isolationsschicht beispielsweise in Form einer Gate-Isolationsschicht für einen MOS-Transistor oder in Form einer Isolationsschicht einer Speicherzelle für einen dynamischen Speicherbaustein aufweist. Die Isolationsschicht besteht vorzugsweise aus einem dielektrischen Material, dessen Bandlücke grösser als die Bandlücke von SiO2 ist. Zum Aufbau der Isolationsschicht werden Materialien verwendet, die eine Metall-Fluorverbindung wie z.B. Lithiumfluorid aufweisen. Durch das beschriebene Material werden besonders dünne Isolationsschichten bereit gestellt.
摘要翻译：将描述的半导体器件，其被构造从硅材料基本上和具有绝缘层，例如，在栅极绝缘膜为一个MOS晶体管或在存储单元中的用于动态存储器器件的绝缘层的形式的形式。该绝缘层优选地由介电材料制成，其带隙比SiO 2的带隙大的。用于绝缘的结构中使用的层材料，金属氟化合物，如氟化锂有。所描述的材料是特别设置薄的绝缘层。

7. 发明申请

WO2003036709A3 A METHOD OF FORMING A SILICON DIOXIDE LAYER ON A CURVED SILICON SURFACE 审中-公开
公开(公告)号：WO2003036709A3
公开(公告)日：2003-05-01
申请号：PCT/EP2002/011689
申请日：2002-10-18
申请人： INFINEON TECHNOLOGIES AG , BIRNER, Albert , GOLDBACH, Matthias , SPERL, Irene
发明人： BIRNER, Albert , GOLDBACH, Matthias , SPERL, Irene
IPC分类号： H01L21/316
摘要： The present invention refers to a method of forming a silicon dioxide layer by thermally oxidizing at least one monocrystalline silicon surface region on a semiconductor substrate, said silicon surface region having a curved surface. The present invention is advantageously applicable for the formation of the collar region in the upper part of the trench of a DRAM (Dynamic Random Acess Memory) cell. The method comprises the steps of providing a semiconductor substrate (1) having at least one monocrystalline silicon surface region having a curved surface, roughening the surface of said at least one monocrystalline silicon surface region so as to produce a layer of porous silicon, and thermally oxidizing (9) said at least one roughened monocrystalline silicon surface.

8. 发明申请

WO2003036709A2 A METHOD OF FORMING A SILICON DIOXIDE LAYER 审中-公开
标题翻译：形成二氧化硅层的方法
公开(公告)号：WO2003036709A2
公开(公告)日：2003-05-01
申请号：PCT/EP2002/011689
申请日：2002-10-18
申请人： INFINEON TECHNOLOGIES AG , BIRNER, Albert , GOLDBACH, Matthias , SPERL, Irene
发明人： BIRNER, Albert , GOLDBACH, Matthias , SPERL, Irene
IPC分类号： H01L21/316
CPC分类号： H01L27/1087 , H01L21/02238 , H01L21/02255 , H01L21/02299 , H01L21/3063 , H01L21/31662 , H01L27/10832 , Y10S438/964
摘要： The present invention refers to a method of forming a silicon dioxide layer by thermally oxidizing at least one monocrystalline silicon surface region on a semiconductor substrate, said silicon surface region having a curved surface. The present invention is advantageously applicable for the formation of the collar region in the upper part of the trench of a DRAM (Dynamic Random Acess Memory) cell. The method comprises the steps of providing a semiconductor substrate (1) having at least one monocrystalline silicon surface region having a curved surface, roughening the surface of said at least one monocrystalline silicon surface region so as to produce a layer of porous silicon, and thermally oxidizing (9) said at least one roughened monocrystalline silicon surface.
摘要翻译：本发明涉及通过热氧化半导体衬底上的至少一个单晶硅表面区域形成二氧化硅层的方法，所述硅表面区域具有弯曲表面。本发明有利地适用于在DRAM（动态随机存取存储器）单元的沟槽的上部形成套环区域。该方法包括以下步骤：提供具有至少一个具有弯曲表面的单晶硅表面区域的半导体衬底（1），使所述至少一个单晶硅表面区域的表面粗糙化，从而产生多孔硅层氧化（9）所述至少一个粗糙化的单晶硅表面。

9. 发明申请

WO0239501A3 METHOD FOR PRODUCING TRENCH CAPACITORS 审中-公开
标题翻译：用于生产抓斗电容器
公开(公告)号：WO0239501A3
公开(公告)日：2003-03-13
申请号：PCT/EP0112733
申请日：2001-11-02
申请人： INFINEON TECHNOLOGIES AG , BIRNER ALBERT , FRANOSCH MARTIN , GOLDBACH MATTHIAS
发明人： BIRNER ALBERT , FRANOSCH MARTIN , GOLDBACH MATTHIAS
IPC分类号： H01L21/3063 , H01L21/8242 , H01L27/108 , H01L21/334
CPC分类号： H01L27/1087
摘要： The invention relates to a method for producing trench capacitors having trenches (3-9) with mesopores (3-12). These trench capacitors are suited both for discrete capacitors and for integrated semiconductor memories. The mesopores significantly increase the surface for electrodes for the trench capacitors and thereby the capacitance of the trench capacitors. According to the invention, the mesopores, which are small channels similar to those made by woodworms and which have diameters ranging from 2 to 50 nm, are electrochemically produced. This method enables the production of capacitances with a high capacitance-to-volume ratio. The invention is additionally advantageous in that the growth of the mesopores stops once the mesopores reach a minimal distance from another mesopore or from adjacent trenches (self-passivation). As a result, the formation of short circuits between two adjacent mesopores can be prevented in a self-regulated manner. The invention also relates to a semiconductor component comprising at least one trench capacitor on the front side of a semiconductor substrate, which can be produced using the inventive method.
摘要翻译：提供了一种用于生产电容器的描述严重具有沟槽（3-9）与孔（3-12）。这种严重的电容器适于分立电容器作为用于集成半导体存储器。中孔增加的电极，用于电容器坟墓表面积，因此显著坟墓电容器的容量。中孔是具有在根据本发明的通过电化学方法产生2至50nm范围内的直径小holzwurm孔状的通道。该方法允许容量的产生具有大容量 - 体积比。进一步的优点是，中孔的生长最新然后进入静止状态时的孔到达另一中孔或相邻的沟槽（个体钝化）的最小距离。以这种方式，甚至调节“短裤”形成的两个相邻孔之间被避免。此外，半导体器件描述了一种具有在其上可与本发明方法制造的半导体衬底的前侧的至少一个严重电容器。

10. 发明申请

WO2004102674A1 TRENCH-SPEICHERKONDENSATOR UND VERFAHREN ZU DESSEN HERSTELLUNG 审中-公开
标题翻译： TRENCH存储器用电容器和方法及其
公开(公告)号：WO2004102674A1
公开(公告)日：2004-11-25
申请号：PCT/DE2004/001003
申请日：2004-05-13
申请人： INFINEON TECHNOLOGIES AG , SEIDL, Harald , MANGER, Dirk , GOLDBACH, Matthias , BIRNER, Albert , SLESAZECK, Stefan
发明人： SEIDL, Harald , MANGER, Dirk , GOLDBACH, Matthias , BIRNER, Albert , SLESAZECK, Stefan
IPC分类号： H01L29/94
CPC分类号： H01L27/1087 , H01L27/10829 , H01L29/945
摘要： Die Erfindung betrifft einen Trench-Speicherkondensator und ein Verfahren zu dessen Herstellung. Bei diesem Speicherkondensator ist die Buried-Plate (3) durch eine dotierte Siliziumschicht (8) bis über die Collar-Isolierschicht (4) verlängert. Die Leiterschicht (8) wird bevorzugt auf eine "vergrabene" Collar-Isolierschicht aufgebracht und mit Hilfe einer durch ALD hergestellten Schutzschicht (9) maskiert. In einem anderen Ausführungsbeispiel besteht die Leiterschicht (18) aus amorphem Silizium, welches in einem unteren Trenchbereich (12) als HSG-Schicht (18') verwendet wird.
摘要翻译：本发明涉及一种沟槽存储电容器和用于其生产的方法。在该存储电容器中的掩埋极板（3）是由掺杂的硅层延伸（8），以在绝缘卡圈（4）。导体层（8）优选在衣领绝缘层“掩埋”沉积和掩蔽通过ALD（9）中产生的保护层。在另一个实施例中，导体层（18）由非晶硅制成，这是在比HSG层（18“）的下部槽区（12）中使用的。

你已经成功收藏专利！

检索式保存成功!

IPRDB

热门服务

关于我们

友情链接

联系方式